專利名稱：基于fpga的sar成像系統(tǒng)的二維加窗方法
技術(shù)領(lǐng)域：
本發(fā)明涉及應(yīng)用于合成孔徑雷達(dá)(Synthetic Aperture Radar，簡(jiǎn)稱SAR)實(shí)時(shí)成像技術(shù)，尤其涉及一種基于FPGA的SAR成像系統(tǒng)的二維加窗方法。
背景技術(shù)：
合成孔徑雷達(dá)(SAR)是一種全天候、全天時(shí)、遠(yuǎn)距離和高分辨成像的微波側(cè)視成像雷達(dá)。但是SAR成像具有算法復(fù)雜、運(yùn)算量大和數(shù)據(jù)量大的特點(diǎn)，這就對(duì)實(shí)時(shí)SAR成像系統(tǒng)的存儲(chǔ)容量、數(shù)據(jù)吞吐率和運(yùn)算能力都提出了較高的要求，目前，隨著微電子技術(shù)和半導(dǎo)體技術(shù)的發(fā)展，尤其超大規(guī)模集成電路(VLSI)工藝技術(shù)的飛速發(fā)展，SAR成像信號(hào)處理實(shí)時(shí)性問題的研究獲得了很大的發(fā)展。目前對(duì)于SAR的實(shí)時(shí)處理的實(shí)現(xiàn)方案主要有以下3種1.基于通用計(jì)算機(jī)的SAR成像處理系統(tǒng)通用計(jì)算機(jī)系統(tǒng)包括微機(jī)和工作站，也包括大型并行處理系統(tǒng)。一般而言，只有工作站和大型并行處理系統(tǒng)能夠滿足SAR實(shí)時(shí)成像對(duì)計(jì)算能力的要求。例如專利(專利號(hào) CN101441271A)就是說(shuō)明的基于Graphic Processing Unit(GPU)的SAR實(shí)時(shí)成像處理設(shè)備，該設(shè)備就是一臺(tái)可以進(jìn)行SAR成像的工作站。但是工作站和大型并行處理系統(tǒng)，由于其體積龐大，結(jié)構(gòu)復(fù)雜，無(wú)法將其應(yīng)用到機(jī)載或星載的工作條件下，所以只能工作在“脫機(jī)”環(huán)境下。2.基于DSP芯片的SAR成像處理系統(tǒng)大多SAR成像處理系統(tǒng)都是基于Digital signal Processing(DSP)為核心運(yùn)算單元實(shí)現(xiàn)的。因?yàn)镈SP采用軟件編程、處理器順序取指令執(zhí)行的工作方式，并且擁有完善易用的集成開發(fā)環(huán)境，程序的開發(fā)調(diào)試均十分方便，非常適合這些對(duì)靈活性要求較高的數(shù)據(jù)處理場(chǎng)合。盡管DSP擁有開發(fā)相對(duì)容易，控制靈活，也能滿足成像要求等優(yōu)點(diǎn)，但是DSP無(wú)法在航天等特殊環(huán)境下使用，所以這限制了 DSP在SAR成像中的應(yīng)用。3.基于FPGA的SAR成像處理系統(tǒng)近年來(lái)，現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)發(fā)展迅速，功能日趨完善?，F(xiàn)在的FPGA芯片內(nèi)集成了大量的信號(hào)處理板，使之很適合于乘法和累加(MAC)等重復(fù)性的數(shù)字信號(hào)處理任務(wù)。同時(shí)，已有許多FPGA可以滿足航天等特殊環(huán)境下的使用。所以越來(lái)越多的工程師采用 FPGA來(lái)開發(fā)SAR成像處理系統(tǒng)。現(xiàn)有的許多基于FPGA的SAR成像系統(tǒng)主要有以下3種實(shí)現(xiàn)方式第一種方式采用單個(gè)FPGA芯片完成SAR圖像成像，但是只能處理比較小的圖像塊； 第二種方式采用一片主控FPGA完成通路控制、存儲(chǔ)器的控制以及輸入輸出功能和采用2-3 片F(xiàn)PGA作為協(xié)處理器專用于實(shí)現(xiàn)FFT ；第三種方式采用多片F(xiàn)PGA依次完成成像算法中不同的處理過程。后兩種方式可以成出一幀比較大的圖像。但是這三種方式都存在的問題就是沒有能夠提出多片F(xiàn)PGA并行處理的系統(tǒng)結(jié)構(gòu)、數(shù)據(jù)分布式存儲(chǔ)、以及針對(duì)多種SAR工作模式數(shù)據(jù)處理的方案，讓實(shí)時(shí)SAR成像系統(tǒng)的實(shí)時(shí)處理能力能夠應(yīng)對(duì)分辨率提高、測(cè)繪帶增加，數(shù)據(jù)量增大、以及工作模式增加等新的技術(shù)要求。同時(shí)為提高SAR圖像質(zhì)量指標(biāo)，關(guān)于多FPGA并行處理的多模式二維加窗的方法也未見詳細(xì)的報(bào)道說(shuō)明。

發(fā)明內(nèi)容
本發(fā)明所要解決的問題在于提出了一種基于FPGA的SAR成像系統(tǒng)的二維加窗方法。所述二維加窗方法是在方位向和距離向的加窗方法。該加窗方法不僅可以應(yīng)用在常規(guī)的單發(fā)單收SAR成像系統(tǒng)中，還適用于與分離相位中心方位多波束(DPCMAB)的SAR成像系統(tǒng)中。DPCMAB是一種實(shí)現(xiàn)高分辨率和寬測(cè)繪帶的有效途徑，在數(shù)據(jù)預(yù)處理時(shí)，通過塊自適應(yīng)相位補(bǔ)償方法完成因方位向非均勻采樣和波束傳播路徑誤差引起的相位誤差補(bǔ)償后，本發(fā)明同樣適用，并可以達(dá)到相應(yīng)的技術(shù)指標(biāo)要求，因此本發(fā)明能夠有效地提高SAR成像系統(tǒng)的圖像處理能力和圖像質(zhì)量。本發(fā)明所提出的SAR成像處理系統(tǒng)由輸入輸出板、成像信號(hào)處理板、底板和帶電源的定制機(jī)箱等組成。該系統(tǒng)整體框架如圖1所示底板作為輸入輸出板和成像信號(hào)處理板的通信平臺(tái)；輸入輸出板負(fù)責(zé)數(shù)據(jù)的分發(fā)以及預(yù)處理工作；SAR成像算法的處理過程全部在成像信號(hào)處理板上完成。一種基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，包括步驟A，傳入輸入輸出板的SAR原始數(shù)據(jù)經(jīng)主FPGA進(jìn)行原始數(shù)據(jù)分發(fā)，同時(shí)，主 FPGA控制協(xié)調(diào)N片從FPGA，其中N彡1 ；步驟B，并行的、配有存儲(chǔ)器的N片從FPGA對(duì)分發(fā)后的數(shù)據(jù)進(jìn)行處理，從FPGA完成二維加窗運(yùn)算處理，在運(yùn)算過程中從FPGA對(duì)相應(yīng)運(yùn)算后的數(shù)據(jù)進(jìn)行二維加窗位置選擇，實(shí)現(xiàn)二維加窗。所述基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，該加窗方法至少用于常規(guī)單發(fā)單收SAR成像系統(tǒng)中，還用于分離相位中心方位多波束的SAR成像系統(tǒng)中。所述基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，步驟B中包括步驟Bi，方位向采用FFT運(yùn)算；步驟B2，距離向采用FFT、IFFT運(yùn)算；步驟B3，方位向采用IFFT運(yùn)算。所述基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，步驟Bl中，方位向 FFT運(yùn)算采用下列步驟步驟B11，主FPGA將每相鄰的方位向數(shù)據(jù)線分給并行的每片從FPGA，進(jìn)行方位向 FFT運(yùn)算；步驟B12，經(jīng)過FFT運(yùn)算后的數(shù)據(jù)，保存到每片從FPGA對(duì)應(yīng)的存儲(chǔ)器中。所述基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，步驟B2中，距離向 FFT、IFFT運(yùn)算采用下列步驟步驟B21，N片從FPGA在存儲(chǔ)器中將經(jīng)過方位向FFT運(yùn)算后的數(shù)據(jù)按距離向讀出距離向數(shù)據(jù)線的數(shù)據(jù)，然后把該數(shù)據(jù)發(fā)送到主FPGA進(jìn)行數(shù)據(jù)交換，主FPGA將交換后的數(shù)據(jù)按照相鄰的距離向數(shù)據(jù)線分給并行的從FPGA進(jìn)行距離向處理，完成了第一次轉(zhuǎn)角存儲(chǔ)變換；步驟B22，從FPGA得到的該數(shù)據(jù)進(jìn)行Chirp baling因子補(bǔ)償，然后進(jìn)行距離向FFT運(yùn)算；步驟B23，運(yùn)算后的數(shù)據(jù)進(jìn)行距離向相位因子補(bǔ)償；步驟B24，補(bǔ)償后的數(shù)據(jù)再進(jìn)行距離向IFFT運(yùn)算，然后將IFFT運(yùn)算后的數(shù)據(jù)進(jìn)行方位向相位因子補(bǔ)償；步驟B25，各從FPGA將經(jīng)過Chirp Scaling因子補(bǔ)償、距離向相位因子補(bǔ)償、方位向相位因子補(bǔ)償處理后的距離向數(shù)據(jù)線數(shù)據(jù)傳回主FPGA進(jìn)行數(shù)據(jù)交換，主FPGA將交換后的數(shù)據(jù)按照每相鄰的方位向數(shù)據(jù)線依次分發(fā)給并行的N片從FPGA，各從FPGA收到數(shù)據(jù)后， 將數(shù)據(jù)存回其對(duì)應(yīng)的存儲(chǔ)器中以便進(jìn)行后續(xù)的方位向IFFT運(yùn)算，經(jīng)過主FPGA的數(shù)據(jù)交換后，每條方位向數(shù)據(jù)線數(shù)據(jù)都存儲(chǔ)在一個(gè)從FPGA的存儲(chǔ)器內(nèi)，這樣完成了第二次轉(zhuǎn)角存儲(chǔ)變換。所述基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，步驟B3中，方位向 IFFT運(yùn)算采用下列步驟步驟B31，完成第二次轉(zhuǎn)角存儲(chǔ)變換后，每個(gè)從FPGA在各自對(duì)應(yīng)的存儲(chǔ)器中每次讀出一條方位向數(shù)據(jù)線數(shù)據(jù)，進(jìn)行方位向IFFT運(yùn)算，運(yùn)算后的數(shù)據(jù)再存放到各自存儲(chǔ)器中；步驟B32，N片從FPGA并行完成上述處理后，在主FPGA的命令控制下依次將分布在各從FPGA對(duì)應(yīng)存儲(chǔ)器中的數(shù)據(jù)發(fā)送給主FPGA，主FPGA將按照?qǐng)D像的行列順序?qū)⑻幚砗蟮臄?shù)據(jù)傳送給輸入輸出板。所述基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，包括距離向加窗是在距離向FFT、IFFT運(yùn)算過程中，即在第一次轉(zhuǎn)角存儲(chǔ)變換和第二次轉(zhuǎn)角存儲(chǔ)變換之間，每個(gè)從FPGA對(duì)應(yīng)的存儲(chǔ)器中只有整幅圖像每條方位向數(shù)據(jù)線1/N的數(shù)據(jù)。所述基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，包括方位向加窗是在方位向FFT運(yùn)算過程和第一次轉(zhuǎn)角存儲(chǔ)變換之間。所述基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，包括方位向加窗是在第二次轉(zhuǎn)角存儲(chǔ)變換和方位向IFFT運(yùn)算過程之間。所述基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，步驟B中包括一條方位向數(shù)據(jù)線或者距離向數(shù)據(jù)線的加窗在一個(gè)從FPGA內(nèi)全部完成，其加窗位置應(yīng)當(dāng)是一條方位向數(shù)據(jù)線或者距離向數(shù)據(jù)線數(shù)據(jù)處于同一個(gè)從FPGA對(duì)應(yīng)的存儲(chǔ)器時(shí)；所有的距離向數(shù)據(jù)線都適用同樣的距離向窗函數(shù)，所以需要的距離向窗系數(shù)個(gè)數(shù)和SAR圖像距離向長(zhǎng)度相等，因?yàn)榫嚯x向窗函數(shù)具有對(duì)稱性，在各從FPGA中存儲(chǔ)的距離向窗系數(shù)的個(gè)數(shù)應(yīng)為SAR圖像距離向長(zhǎng)度的一半；所有的方位向數(shù)據(jù)線都適用同樣的方位向窗函數(shù)，所以需要的方位向窗系數(shù)個(gè)數(shù)和SAR圖像方位向長(zhǎng)度相等，因?yàn)椴捎玫姆轿幌虼昂瘮?shù)也具有對(duì)稱性，所以在從FPGA中存儲(chǔ)的方位向窗系數(shù)的個(gè)數(shù)應(yīng)為SAR圖像方位向長(zhǎng)度的一半；在進(jìn)行加窗時(shí)，將每條經(jīng)過相應(yīng)方向運(yùn)算后的數(shù)據(jù)和從FPGA中存儲(chǔ)的相應(yīng)方向的窗系數(shù)相乘，就完成了該方向的加窗；各從FPGA并行處理共同完成整幅圖的成像處理。所述基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，包括
在距離向加窗時(shí)，將每條經(jīng)過距離向運(yùn)算后的數(shù)據(jù)和距離向窗系數(shù)相乘，完成距離向加窗；在方位向加窗時(shí)，將每條經(jīng)過方位向運(yùn)算后的數(shù)據(jù)和方位向窗系數(shù)相乘，完成方位向加窗。為方便在實(shí)驗(yàn)室內(nèi)進(jìn)行成像處理系統(tǒng)的測(cè)試，我們采用輔助測(cè)試設(shè)備信號(hào)源和記錄器，信號(hào)源作為SAR成像系統(tǒng)原始數(shù)據(jù)的來(lái)源；記錄器則將成像處理后的數(shù)據(jù)回收記錄下來(lái)，后再通過USB接口將數(shù)據(jù)傳輸?shù)絇C機(jī)上，以便于顯示成像結(jié)果。本發(fā)明與現(xiàn)有的技術(shù)相比，具有如下技術(shù)特征本發(fā)明適用于多種SAR工作模式的成像處理，輸入輸出板，作為系統(tǒng)的數(shù)據(jù)輸入輸出單元，在處理常規(guī)單發(fā)單收的SAR原始數(shù)據(jù)時(shí)，主要將SAR原始數(shù)據(jù)分發(fā)到成像信號(hào)處理板，由成像信號(hào)處理板實(shí)現(xiàn)SAR成像算法；在處理方位向多波束SAR原始數(shù)據(jù)時(shí)，輸入輸出板除完成分發(fā)工作，還要完成因方位向非均勻采樣和波束傳播路徑誤差引起的相位誤差補(bǔ)償。在完成了相位補(bǔ)償之后，成像信號(hào)處理板不需要做任何改變?nèi)钥梢詫?duì)輸入輸出板分發(fā)過來(lái)的數(shù)據(jù)進(jìn)行SAR成像。這樣的實(shí)現(xiàn)方法簡(jiǎn)化了 SAR成像系統(tǒng)的復(fù)雜性。本發(fā)明適用于一種多片F(xiàn)PGA并行處理系統(tǒng)，該系統(tǒng)采用主從式的拓?fù)浣Y(jié)構(gòu)一片 FPGA作為主FPGA，負(fù)責(zé)數(shù)據(jù)流的控制和分發(fā)；N片F(xiàn)PGA作為從FPGA，每片從FPGA作為一個(gè)運(yùn)算單元，負(fù)責(zé)整幅圖像一部分?jǐn)?shù)據(jù)的成像處理。所有的從FPGA并行工作，實(shí)現(xiàn)真正意義上的并行處理，共同完成整幅圖像的處理。這種并行處理系統(tǒng)大大提高了系統(tǒng)的數(shù)據(jù)的運(yùn)算能力和吞吐率，使得實(shí)時(shí)SAR成像系統(tǒng)的性能得到提升。本發(fā)明為了實(shí)現(xiàn)上述提到的多片F(xiàn)PGA并行處理，還將SAR圖像數(shù)據(jù)根據(jù)從FPGA 的數(shù)量均勻分塊，并且將這些分塊的數(shù)據(jù)在各從FPGA間進(jìn)行分布式存儲(chǔ)，主FPGA和從FPGA 之間采用低壓差分信號(hào)傳送技術(shù)(LVDS:Low VoltageDifferential Signaling)來(lái)傳輸 SAR圖像數(shù)據(jù)，每個(gè)從FPGA都配有相應(yīng)的存儲(chǔ)器。每個(gè)從FPGA在處理完負(fù)責(zé)的圖像塊數(shù)據(jù)后，將數(shù)據(jù)回寫至其對(duì)應(yīng)的存儲(chǔ)器中。這種分布式存儲(chǔ)方案，讓多FPGA并行處理的架構(gòu)得以實(shí)現(xiàn)。本發(fā)明在多FPGA并行處理，數(shù)據(jù)分布存儲(chǔ)的情況下，為了實(shí)現(xiàn)對(duì)距離向數(shù)據(jù)線進(jìn)行加窗，只能選擇在距離向FFT和距離向IFFT之間(即距離向頻譜域)進(jìn)行加窗，此時(shí)一條距離向SAR圖像數(shù)據(jù)應(yīng)完整地處于一個(gè)從FPGA中。由于所有的距離向數(shù)據(jù)線都適用同樣的距離向窗函數(shù)，所以需要的距離向窗系數(shù)個(gè)數(shù)和SAR圖像距離向長(zhǎng)度相等。因?yàn)榫嚯x向窗函數(shù)具有對(duì)稱性，所以需要在從FPGA中存儲(chǔ)的距離向窗系數(shù)的個(gè)數(shù)應(yīng)為SAR圖像距離向長(zhǎng)度的一半。在距離向加窗時(shí)，只需將每條經(jīng)過距離向FFT后的數(shù)據(jù)和預(yù)先準(zhǔn)備好的距離向窗系數(shù)相乘，就完成了距離向加窗。這種方法不僅節(jié)約了 FPGA的內(nèi)部資源，而且真正實(shí)現(xiàn)了各從FPGA并行工作，互不影響，提高了 SAR成像系統(tǒng)的性能。本發(fā)明為實(shí)現(xiàn)對(duì)方位向數(shù)據(jù)線進(jìn)行加窗，理論上只需選擇在方位向FFT和方位向 IFFT之間(即方位向頻譜域)進(jìn)行加窗。但是在多FPGA并行處理、數(shù)據(jù)分布存儲(chǔ)的情況下，對(duì)方位向數(shù)據(jù)進(jìn)行加窗的位置就有所取舍，只能選擇在一條方位向SAR圖像數(shù)據(jù)完整地處于一個(gè)從FPGA時(shí)才合適。同樣所有的方位向數(shù)據(jù)線都適用同樣的方位向窗函數(shù)，所以需要的方位向窗系數(shù)個(gè)數(shù)和SAR圖像方位向長(zhǎng)度相等。但實(shí)際采用的方位向窗函數(shù)具有對(duì)稱性，所以需要在從FPGA中存儲(chǔ)的方位向窗系數(shù)的個(gè)數(shù)應(yīng)為SAR圖像方位向長(zhǎng)度的一半。在加窗時(shí)，只需將每條經(jīng)過方位向FFT后的數(shù)據(jù)和預(yù)先準(zhǔn)備好的方位向窗系數(shù)相乘，就完成了方位向加窗。這種方法不僅節(jié)約了 FPGA的內(nèi)部資源，而且真正實(shí)現(xiàn)了各從FPGA并行工作，互不影響，提高了 SAR成像系統(tǒng)的性能。本發(fā)明提出了一種在多FPGA并行處理，數(shù)據(jù)分布存儲(chǔ)的情況下，可以針對(duì)多種 SAR工作模式的圖像數(shù)據(jù)，進(jìn)行距離向、方位向二維加窗處理方法。本發(fā)明提出的實(shí)現(xiàn)方法在使用了較少的FPGA資源情況下，提高了 SAR圖像方位向和距離向的峰值旁瓣比(PLSR) 和積分旁瓣比(ISLR)，在保證圖像分辨率的同時(shí)，使方位向和距離向的峰值旁瓣比(PLSR) 和積分旁瓣比(ISLR)都達(dá)到一定指標(biāo)要求。


圖1為本發(fā)明SAR成像系統(tǒng)整體框圖；圖2為本發(fā)明方位向和距離向加窗的Chirp Scaling算法流程圖；圖3為本發(fā)明成像信號(hào)處理板主從FPGA拓?fù)浣Y(jié)構(gòu)圖；圖4為本發(fā)明窗系數(shù)文件格式。
具體實(shí)施例方式本發(fā)明基于FPGA的SAR成像系統(tǒng)的二維加窗方法對(duì)于星載和機(jī)載的具體實(shí)施方式
是相同的。那么下面以適合星載SAR成像的Chirp Scaling算法為例，說(shuō)明使用本發(fā)明方法處理方位向16K像素點(diǎn)、距離向64K像素點(diǎn)的SAR圖像的實(shí)施情況。具體實(shí)施如下SAR成像系統(tǒng)的整體構(gòu)成本發(fā)明所提出的SAR成像處理系統(tǒng)由輸入輸出板、成像信號(hào)處理板、底板和帶電源的定制機(jī)箱等組成。該系統(tǒng)整體框架如圖1所示底板作為輸入輸出板和成像信號(hào)處理板的通信平臺(tái)；輸入輸出板負(fù)責(zé)數(shù)據(jù)的分發(fā)以及預(yù)處理工作；Chirp Scaling成像算法的處理過程全部在成像信號(hào)處理板上完成。為方便在實(shí)驗(yàn)室內(nèi)進(jìn)行SAR成像處理系統(tǒng)的測(cè)試，我們采用輔助測(cè)試設(shè)備信號(hào)源和記錄器，信號(hào)源作為SAR成像系統(tǒng)原始數(shù)據(jù)的來(lái)源；記錄器則將成像處理后的數(shù)據(jù)回收記錄下來(lái)，后再通過USB接口將數(shù)據(jù)傳輸?shù)絇C機(jī)上，以便于顯示成像結(jié)果。輸入輸出板完成多模式下SAR圖像數(shù)據(jù)的預(yù)處理在處理常規(guī)單發(fā)單收的SAR原始數(shù)據(jù)時(shí)，圖1中的輸入輸出板主要將SAR原始數(shù)據(jù)分發(fā)到后面的成像信號(hào)處理板，由成像信號(hào)處理板實(shí)現(xiàn)圖2中所示的方位向和距離向加窗的Chirp Scaling成像算法；在處理方位向多波束SAR原始數(shù)據(jù)時(shí)，輸入輸出板除完成分發(fā)工作，還要完成因方位向非均勻采樣和波束傳播路徑誤差引起的相位誤差補(bǔ)償。在完成了相位補(bǔ)償之后，成像信號(hào)處理板不需要做任何改變?nèi)圆捎脠D2中所示Chirp Scaling成像算法對(duì)輸入輸出板分發(fā)過來(lái)的數(shù)據(jù)進(jìn)行SAR成像處理。在這兩種情況下，成像信號(hào)處理板上面的設(shè)計(jì)全部一樣，不需要做任何修改，即可成像出符合指標(biāo)的SAR圖像。多FPGA并行處理，數(shù)據(jù)分布存儲(chǔ)說(shuō)明如圖3成像信號(hào)處理板主從FPGA拓?fù)浣Y(jié)構(gòu)圖所示，我們采用的多FPGA并行處理系統(tǒng)架構(gòu)為五片F(xiàn)PGA構(gòu)成的主從結(jié)構(gòu)，其中FPGAO作為主FPGA，另外四片F(xiàn)PGA作為從FPGA。主FPGA主要完成與底板接口的數(shù)據(jù)通信以及控制協(xié)調(diào)其他四片從FPGA數(shù)據(jù)流的分發(fā)。四片從FPGA的設(shè)計(jì)完全相同，每片從FPGA作為一個(gè)獨(dú)立的處理單元，獨(dú)立完成1/4幅圖像數(shù)據(jù)塊Chirp Scaling成像算法中各階段的運(yùn)算，四片從FPGA并行處理共同完成整幅圖的成像處理。為滿足整個(gè)成像信號(hào)處理板中四片從FPGA并行處理對(duì)數(shù)據(jù)帶寬的要求，我們采用如圖3所示分布式存儲(chǔ)結(jié)構(gòu)，即每個(gè)從FPGA處理單元都配有相同的外部存儲(chǔ)器(DDR2)， 而不同的從FPGA之間的數(shù)據(jù)交互是通過主FPGA的數(shù)據(jù)交互單元來(lái)實(shí)現(xiàn)，此處主FPGA的數(shù)據(jù)交換單元將4片從FPGA發(fā)送過來(lái)的數(shù)據(jù)重新進(jìn)行組合，再將組合后的數(shù)據(jù)發(fā)送給4片從 FPGA，這樣就達(dá)到了不同從FPGA數(shù)據(jù)交換的目的。Chirp Scaling成像算法決定，在成像信號(hào)處理的過程中至少要經(jīng)過三次轉(zhuǎn)角存儲(chǔ)變換，即CTM。輸入輸出板在將數(shù)據(jù)分發(fā)到成像信號(hào)處理板時(shí)已經(jīng)完成一次從距離向到方位向的轉(zhuǎn)換，成像信號(hào)處理板需要進(jìn)行兩次CTM。成像信號(hào)處理板進(jìn)行兩次CTM的位置為 第一次在進(jìn)行方位向FFT運(yùn)算后且在距離向處理之前；第二次在距離向處理完成后且在進(jìn)行方位向IFFT運(yùn)算之前。具體位置可以參見圖2。這里我們將兩次CTM過程嵌入到數(shù)據(jù)的讀寫和交互傳輸過程中。具體數(shù)據(jù)在成像過程中的步驟如下方位向FFT運(yùn)算過程此階段從輸入輸出板傳輸過來(lái)的原始數(shù)據(jù)經(jīng)主FPGA進(jìn)行數(shù)據(jù)交換后，將每相鄰的四條方位向數(shù)據(jù)線分給四個(gè)并行從FPGA進(jìn)行方位向FFT運(yùn)算。分配時(shí)采用模4(方位向數(shù)據(jù)線號(hào)％ 4)，其中模4運(yùn)算指對(duì)4求余運(yùn)算。本發(fā)明中我們以4片從FPGA為例進(jìn)行說(shuō)明，所以對(duì)每條方位向數(shù)據(jù)線號(hào)進(jìn)行模4運(yùn)算。我們根據(jù)每條方位向數(shù)據(jù)線號(hào)模4運(yùn)算得到的結(jié)果0-3，將此方位向數(shù)據(jù)線發(fā)送給編號(hào)為0-3的4片從FPGA中對(duì)應(yīng)的從FPGA，這樣就將SAR圖像數(shù)據(jù)均勻分配到4片從FPGA中進(jìn)行處理，模4的方法分配相鄰的四條方位向數(shù)據(jù)線到相應(yīng)的從FPGA。各從FPGA收到數(shù)據(jù)后，首先進(jìn)行方位向FFT運(yùn)算，經(jīng)過FFT運(yùn)算后的數(shù)據(jù)，直接保存到各從FPGA對(duì)應(yīng)的DDR2存儲(chǔ)器中。距離向FFT、IFFT運(yùn)算過程首先，四個(gè)從FPGA按距離向讀出四條距離向數(shù)據(jù)線的數(shù)據(jù)，然后把數(shù)據(jù)發(fā)送到主 FPGA進(jìn)行數(shù)據(jù)交換，主FPGA將交換后的數(shù)據(jù)按照相鄰的四條距離向數(shù)據(jù)線分給四個(gè)并行的從FPGA進(jìn)行距離向處理，這樣就完成了一次轉(zhuǎn)角存儲(chǔ)變換(CTM)。然后，在進(jìn)行距離向FFT運(yùn)算之前首先進(jìn)行Chirp Scaling因子補(bǔ)償，再進(jìn)行距離向FFT運(yùn)算，運(yùn)算后的數(shù)據(jù)再進(jìn)行距離向相位因子補(bǔ)償，補(bǔ)償后的數(shù)據(jù)再進(jìn)行距離向IFFT 運(yùn)算，最后將IFFT運(yùn)算之后的數(shù)據(jù)再進(jìn)行方位向相位因子補(bǔ)償。最后，各從FPGA將經(jīng)過三個(gè)相位因子補(bǔ)償處理后的距離向數(shù)據(jù)線數(shù)據(jù)傳回主 FPGA進(jìn)行數(shù)據(jù)交換，主FPGA將交換后的數(shù)據(jù)按照每相鄰的1 條方位向數(shù)據(jù)線分發(fā)給四個(gè)并行的從FPGA，各從FPGA收到數(shù)據(jù)后，將數(shù)據(jù)存回其對(duì)應(yīng)的DDR2存儲(chǔ)器中以便進(jìn)行后續(xù)的方位向IFFT處理。經(jīng)過主FPGA的數(shù)據(jù)交換后，每條方位向數(shù)據(jù)線數(shù)據(jù)都存儲(chǔ)在一個(gè)從FPGA的DDR2存儲(chǔ)器內(nèi)，所以在第三步進(jìn)行方位向IFFT運(yùn)算時(shí)無(wú)需再進(jìn)行數(shù)據(jù)交換，即完成了第二次轉(zhuǎn)角存儲(chǔ)變換(CTM)。方位向IFFT運(yùn)算步驟每個(gè)從FPGA從各自對(duì)應(yīng)的DDR2存儲(chǔ)器中每次讀出一條方位向數(shù)據(jù)線數(shù)據(jù)，進(jìn)行方位向IFFT運(yùn)算，運(yùn)算后的數(shù)據(jù)再存放到各自DDR2存儲(chǔ)器中。四個(gè)從FPGA并行完成上述運(yùn)算后，在主FPGA的命令控制下依次將分布在四個(gè)從 FPGA對(duì)應(yīng)DDR2存儲(chǔ)器中的數(shù)據(jù)發(fā)送給主FPGA，主FPGA將按照?qǐng)D像的行列順序?qū)⑦\(yùn)算后的數(shù)據(jù)傳送給輸入輸出板，并最終記錄到記錄器中，完成整幅圖像的處理。方位向和距離向加窗的實(shí)現(xiàn)方法步驟包括方位向和距離向的加窗位置選擇本發(fā)明采用多FPGA并行處理的系統(tǒng)架構(gòu)，四個(gè)從FPGA的處理邏輯完全相同，且獨(dú)立完成1/4幅圖像數(shù)據(jù)的處理任務(wù)。為了簡(jiǎn)化距離向和方位向加窗方案，應(yīng)當(dāng)一條距離向數(shù)據(jù)線或方位向數(shù)據(jù)線的加窗能夠在一個(gè)從FPGA內(nèi)全部完成，而不出現(xiàn)一條距離向數(shù)據(jù)線或者方位向數(shù)據(jù)線數(shù)據(jù)分散在四個(gè)從FPGA時(shí)再進(jìn)行相應(yīng)方向的加窗，因?yàn)檫@樣將導(dǎo)致四個(gè)從FPGA加窗處理同一條距離向數(shù)據(jù)線或者方位向數(shù)據(jù)線不同頻段的數(shù)據(jù)，從而讓四個(gè)從FPGA初始化的窗系數(shù)不同或者讀取窗系數(shù)的邏輯不同，破壞系統(tǒng)的一致性。所以合適的加窗位置應(yīng)該是一條距離向數(shù)據(jù)線或者方位向數(shù)據(jù)線數(shù)據(jù)處于同一個(gè)FPGA對(duì)應(yīng)的DDR2 存儲(chǔ)器時(shí)。其次，由于所有的距離向數(shù)據(jù)線都適用同樣的距離向窗函數(shù)，所以需要的距離向窗系數(shù)個(gè)數(shù)和SAR圖像距離向長(zhǎng)度相等?？紤]到距離向窗函數(shù)具有對(duì)稱性，在各從FPGA中存儲(chǔ)的距離向窗系數(shù)的個(gè)數(shù)應(yīng)為SAR圖像距離向長(zhǎng)度的一半。同樣，所有的方位向數(shù)據(jù)線都適用同樣的方位向窗函數(shù)，所以需要的方位向窗系數(shù)個(gè)數(shù)和SAR圖像方位向長(zhǎng)度相等。 考慮到采用的方位向窗函數(shù)也具有對(duì)稱性，所以需要在從FPGA中存儲(chǔ)的方位向窗系數(shù)的個(gè)數(shù)應(yīng)為SAR圖像方位向長(zhǎng)度的一半。在進(jìn)行加窗時(shí)，只需將每條經(jīng)過相應(yīng)方向FFT運(yùn)算后的數(shù)據(jù)和從FPGA中存儲(chǔ)的相應(yīng)方向的窗系數(shù)相乘，就完成了該方向的加窗。這樣的實(shí)現(xiàn)方法保證了四個(gè)從FPGA的設(shè)計(jì)仍完全一致，四片從FPGA仍并行處理共同完成整幅圖的成像處理。通過以上分析，我們發(fā)現(xiàn)在距離向運(yùn)算階段(即兩次CTM之間)，每個(gè)從FPGA處理整幅圖像中的4K條完整的距離向數(shù)據(jù)線。即此階段每個(gè)從FPGA對(duì)應(yīng)的DDR2存儲(chǔ)資源中只有整幅圖像每條方位向數(shù)據(jù)線1/4的數(shù)據(jù)。所以在此階段只適合對(duì)距離向加窗，不適合方位向加窗。距離向加窗可以選擇在圖2中所示的③-④或者④-⑤之間，這里我們選擇在③-④之間進(jìn)行距離向加窗。由上面的分析我們知道，兩次CTM之間不適合做方位向加窗。方位向加窗只能選擇在圖2中所示的①和第一次CTM之間或者第二次CTM和⑦之間，因?yàn)檫@兩個(gè)位置每個(gè)從 FPGA分配到的每條方位向數(shù)據(jù)線都是完整的，所以適合做方位向加窗。這里我們選擇在第二次CTM和⑦之間進(jìn)行方位向加窗。方位向和距離向窗系數(shù)設(shè)計(jì)本發(fā)明在PC機(jī)的軟件程序上使用系數(shù)α都為0. 33的Hamming窗函數(shù)來(lái)生成8K 個(gè)16位無(wú)符號(hào)定點(diǎn)數(shù)據(jù)作為方位向窗系數(shù)、以及3 個(gè)16位無(wú)符號(hào)定點(diǎn)數(shù)據(jù)作為距離向窗系數(shù)，并保存成兩個(gè)數(shù)據(jù)文件，具體文件數(shù)據(jù)格式如圖4所示。以上兩個(gè)數(shù)據(jù)文件將作為從FPGA內(nèi)部?jī)蓚€(gè)隨機(jī)訪問存儲(chǔ)器(RAM)的初始數(shù)據(jù)文件，初始化隨機(jī)訪問存儲(chǔ)器(RAM)內(nèi)每個(gè)地址的內(nèi)容。這樣在后面的加窗過程中只需要從相應(yīng)的隨機(jī)訪問存儲(chǔ)器(RAM)中讀出相應(yīng)方向的窗系數(shù)與相應(yīng)方向FFT運(yùn)算后的定點(diǎn)數(shù)據(jù)進(jìn)行定點(diǎn)乘法，就達(dá)到了加窗目的，應(yīng)該說(shuō)這種方法最簡(jiǎn)單且資源占用最少。這里提到的定點(diǎn)乘法是指將相應(yīng)方向FFT運(yùn)算后的16位有符號(hào)定點(diǎn)數(shù)據(jù)和這里設(shè)計(jì)的16位無(wú)符號(hào)定點(diǎn)窗系數(shù)，進(jìn)行定點(diǎn)乘法，此定點(diǎn)乘法運(yùn)算的結(jié)果為32位有符號(hào)定點(diǎn)數(shù)據(jù)，我們?nèi)「?6位數(shù)據(jù)(即對(duì)運(yùn)算結(jié)果右移16位)，這樣就保證了加窗處理完的數(shù)據(jù)幅度不變。方位向和距離向加窗的實(shí)現(xiàn)由于所有的距離向數(shù)據(jù)線都適用同樣的距離向窗函數(shù)，所以需要的距離向窗系數(shù)個(gè)數(shù)和SAR圖像距離向長(zhǎng)度相等。同樣所有的方位向數(shù)據(jù)線都適用同樣的方位向窗函數(shù)， 所以需要的方位向窗系數(shù)個(gè)數(shù)和SAR圖像方位向長(zhǎng)度相等。但考慮到兩個(gè)方向的窗函數(shù)都具有對(duì)稱性，所以需要在FPGA中存儲(chǔ)的距離向和方位向窗系數(shù)的個(gè)數(shù)都為SAR圖像相應(yīng)方向長(zhǎng)度的一半。在對(duì)方位向數(shù)據(jù)進(jìn)行加窗時(shí)，我們先以地址遞增的方式讀取出預(yù)先在隨機(jī)訪問存儲(chǔ)器(RAM)中初始化的全部8K個(gè)方位向窗系數(shù)，將這些系數(shù)與每條方位向數(shù)據(jù)線前8K數(shù)據(jù)依次進(jìn)行定點(diǎn)乘法；然后再以地址遞減的方式讀取出隨機(jī)訪問存儲(chǔ)器(RAM)中全部加窗系數(shù)，將這些系數(shù)與每條方位向數(shù)據(jù)線后8K數(shù)據(jù)依次進(jìn)行定點(diǎn)乘法，這樣就完成了方位向加窗。這種實(shí)現(xiàn)方法節(jié)省了一半的隨機(jī)訪問存儲(chǔ)器(RAM)資源。同樣在對(duì)距離向數(shù)據(jù)進(jìn)行加窗時(shí)，我們先以地址遞增的方式讀取出預(yù)先在另一個(gè)隨機(jī)訪問存儲(chǔ)器(RAM)中初始化的全部(3 (個(gè))距離向窗系數(shù)，將這些系數(shù)與每條距離向數(shù)據(jù)線前3 數(shù)據(jù)依次進(jìn)行定點(diǎn)乘法；然后再以地址遞減的方式讀取出此隨機(jī)訪問存儲(chǔ)器 (RAM)中全部加窗系數(shù)，將這些系數(shù)與每條距離向數(shù)據(jù)線后3 數(shù)據(jù)依次進(jìn)行定點(diǎn)乘法，這樣就完成了距離向加窗。同樣這種實(shí)現(xiàn)方法也節(jié)省了一半的隨機(jī)訪問存儲(chǔ)器(RAM)資源。方位向和距離向加窗效果本發(fā)明采用適合星載SAR成像的Chirp Scaling算法處理方位向16K像素點(diǎn)、距離向64K像素點(diǎn)的SAR圖像達(dá)到的技術(shù)指標(biāo)如下在方位向和距離向都未加窗時(shí)，圖像方位向地距分辨率為4. 286m,圖像方位向的峰值旁瓣比(PLSR)和積分旁瓣比(ISLR)分別為13. 302dB和10. 351dB，圖像距離向地距分辨率為4. 130m,圖像距離向的峰值旁瓣比(PLSR)和積分旁瓣比(ISLR)分別為13. 243dB 和 10.145dB ；在方位向和距離向都使用本發(fā)明加窗時(shí)，圖像方位向地距分辨率為4. 976m,圖像方位向峰值旁瓣比(PLSR)和積分旁瓣比(ISLR)分別為21.008dB和18. 173dB，圖像距離向地距分辨率為4. 843m，圖像距離向的峰值旁瓣比(PLSR)和積分旁瓣比(ISLR)分別為 21.685dB 和 18. 419dB。通過上面的數(shù)據(jù)分析可知，本發(fā)明提出的實(shí)現(xiàn)方法提高了 SAR圖像方位向和距離向的峰值旁瓣比(PLSR)和積分旁瓣比(ISLR)，在保證圖像分辨率的同時(shí)，使方位向和距離向的峰值旁瓣比(PLSR)和積分旁瓣比(ISLR)都達(dá)到一定指標(biāo)要求。本發(fā)明提到的方法同樣適合于機(jī)載，SAR成像系統(tǒng)的具體實(shí)施措施對(duì)于星載和機(jī)載雷達(dá)是相同的。另一實(shí)施例如下，方位向仍是16K像素點(diǎn)，距離向僅有8K像素點(diǎn)時(shí)，為二維加窗設(shè)計(jì)的方位向窗系數(shù)長(zhǎng)度和距離向窗系數(shù)長(zhǎng)度都分別變?yōu)?6K和8K，因?yàn)榇跋禂?shù)的對(duì)稱性， 所以需要在從FPGA中存儲(chǔ)的方位向窗系數(shù)長(zhǎng)度為8K，距離向窗系數(shù)長(zhǎng)度為4K。同時(shí)由于像素點(diǎn)的減少，平均分配到各個(gè)從FPGA處理的方位向數(shù)據(jù)條數(shù)和距離向數(shù)據(jù)條數(shù)減少，其余的SAR圖像處理過程和方位向16K像素點(diǎn)、距離向64K像素點(diǎn)的SAR圖像處理過程一樣。
本領(lǐng)域的技術(shù)人員在不脫離權(quán)利要求書確定的本發(fā)明的精神和范圍的條件下，還可以對(duì)以上內(nèi)容進(jìn)行各種各樣的修改。因此本發(fā)明的范圍并不僅限于以上的說(shuō)明，而是由權(quán)利要求書的范圍來(lái)確定的。
權(quán)利要求
1.一種基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，包括步驟A，傳入輸入輸出板的SAR原始數(shù)據(jù)經(jīng)主FPGA進(jìn)行原始數(shù)據(jù)分發(fā)，同時(shí)，主FPGA控制協(xié)調(diào)N片從FPGA，其中N彡1 ；步驟B，并行的、配有存儲(chǔ)器的N片從FPGA對(duì)分發(fā)后的數(shù)據(jù)進(jìn)行處理，從FPGA完成二維加窗運(yùn)算處理，在運(yùn)算過程中從FPGA對(duì)相應(yīng)運(yùn)算后的數(shù)據(jù)進(jìn)行二維加窗位置選擇，實(shí)現(xiàn)二維加窗。
2.如權(quán)利要求1所述基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，該加窗方法至少用于常規(guī)單發(fā)單收SAR成像系統(tǒng)中，還用于分離相位中心方位多波束的SAR成像系統(tǒng)中。
3.如權(quán)利要求1所述基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，步驟B 中包括步驟Bi，方位向采用FFT運(yùn)算； 步驟B2，距離向采用FFT、IFFT運(yùn)算； 步驟B3，方位向采用IFFT運(yùn)算。
4.如權(quán)利要求3所述基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，步驟Bl 中，方位向FFT運(yùn)算采用下列步驟步驟B11，主FPGA將每相鄰的方位向數(shù)據(jù)線分給并行的每片從FPGA，進(jìn)行方位向FFT運(yùn)算；步驟B12，經(jīng)過FFT運(yùn)算后的數(shù)據(jù)，保存到每片從FPGA對(duì)應(yīng)的存儲(chǔ)器中。
5.如權(quán)利要求3所述基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，步驟B2 中，距離向FFT、IFFT運(yùn)算采用下列步驟步驟B21，N片從FPGA在存儲(chǔ)器中將經(jīng)過方位向FFT運(yùn)算后的數(shù)據(jù)按距離向讀出距離向數(shù)據(jù)線的數(shù)據(jù)，然后把該數(shù)據(jù)發(fā)送到主FPGA進(jìn)行數(shù)據(jù)交換，主FPGA將交換后的數(shù)據(jù)按照相鄰的距離向數(shù)據(jù)線分給并行的從FPGA進(jìn)行距離向處理，完成了第一次轉(zhuǎn)角存儲(chǔ)變換； 步驟B22，從FPGA得到的該數(shù)據(jù)進(jìn)行Chirp Sealing因子補(bǔ)償，然后進(jìn)行距離向FFT運(yùn)算；步驟B23，運(yùn)算后的數(shù)據(jù)進(jìn)行距離向相位因子補(bǔ)償；步驟B24，補(bǔ)償后的數(shù)據(jù)再進(jìn)行距離向IFFT運(yùn)算，然后將IFFT運(yùn)算后的數(shù)據(jù)進(jìn)行方位向相位因子補(bǔ)償；步驟B25，各從FPGA將經(jīng)過Chirp Scaling因子補(bǔ)償、距離向相位因子補(bǔ)償、方位向相位因子補(bǔ)償處理后的距離向數(shù)據(jù)線數(shù)據(jù)傳回主FPGA進(jìn)行數(shù)據(jù)交換，主FPGA將交換后的數(shù)據(jù)按照每相鄰的方位向數(shù)據(jù)線依次分發(fā)給并行的N片從FPGA，各從FPGA收到數(shù)據(jù)后，將數(shù)據(jù)存回其對(duì)應(yīng)的存儲(chǔ)器中以便進(jìn)行后續(xù)的方位向IFFT運(yùn)算，經(jīng)過主FPGA的數(shù)據(jù)交換后，每條方位向數(shù)據(jù)線數(shù)據(jù)都存儲(chǔ)在一個(gè)從FPGA的存儲(chǔ)器內(nèi)，這樣完成了第二次轉(zhuǎn)角存儲(chǔ)變換。
6.如權(quán)利要求3所述基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，步驟B3 中，方位向IFFT運(yùn)算采用下列步驟步驟B31，完成第二次轉(zhuǎn)角存儲(chǔ)變換后，每個(gè)從FPGA在各自對(duì)應(yīng)的存儲(chǔ)器中每次讀出一條方位向數(shù)據(jù)線數(shù)據(jù)，進(jìn)行方位向IFFT運(yùn)算，運(yùn)算后的數(shù)據(jù)再存放到各自存儲(chǔ)器中； 步驟B32，N片從FPGA并行完成上述處理后，在主FPGA的命令控制下依次將分布在各從FPGA對(duì)應(yīng)存儲(chǔ)器中的數(shù)據(jù)發(fā)送給主FPGA，主FPGA將按照?qǐng)D像的行列順序?qū)⑻幚砗蟮臄?shù)據(jù)傳送給輸入輸出板。
7.如權(quán)利要求5所述基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，包括 距離向加窗是在距離向FFT、IFFT運(yùn)算過程中，即在第一次轉(zhuǎn)角存儲(chǔ)變換和第二次轉(zhuǎn)角存儲(chǔ)變換之間，每個(gè)從FPGA對(duì)應(yīng)的存儲(chǔ)器中只有整幅圖像每條方位向數(shù)據(jù)線1/N的數(shù)據(jù)。
8.如權(quán)利要求5所述基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，包括 方位向加窗是在方位向FFT運(yùn)算過程和第一次轉(zhuǎn)角存儲(chǔ)變換之間。
9.如權(quán)利要求6所述基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，包括 方位向加窗是在第二次轉(zhuǎn)角存儲(chǔ)變換和方位向IFFT運(yùn)算過程之間。
10.如權(quán)利要求1所述基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，步驟B 中包括一條方位向數(shù)據(jù)線或者距離向數(shù)據(jù)線的加窗在一個(gè)從FPGA內(nèi)全部完成，其加窗位置應(yīng)當(dāng)是一條方位向數(shù)據(jù)線或者距離向數(shù)據(jù)線數(shù)據(jù)處于同一個(gè)從FPGA對(duì)應(yīng)的存儲(chǔ)器時(shí)；所有的距離向數(shù)據(jù)線都適用同樣的距離向窗函數(shù)，所以需要的距離向窗系數(shù)個(gè)數(shù)和 SAR圖像距離向長(zhǎng)度相等，因?yàn)榫嚯x向窗函數(shù)具有對(duì)稱性，在各從FPGA中存儲(chǔ)的距離向窗系數(shù)的個(gè)數(shù)應(yīng)為SAR圖像距離向長(zhǎng)度的一半；所有的方位向數(shù)據(jù)線都適用同樣的方位向窗函數(shù)，所以需要的方位向窗系數(shù)個(gè)數(shù)和 SAR圖像方位向長(zhǎng)度相等，因?yàn)椴捎玫姆轿幌虼昂瘮?shù)也具有對(duì)稱性，所以在從FPGA中存儲(chǔ)的方位向窗系數(shù)的個(gè)數(shù)應(yīng)為SAR圖像方位向長(zhǎng)度的一半；在進(jìn)行加窗時(shí)，將每條經(jīng)過相應(yīng)方向運(yùn)算后的數(shù)據(jù)和從FPGA中存儲(chǔ)的相應(yīng)方向的窗系數(shù)相乘，就完成了該方向的加窗；各從FPGA并行處理共同完成整幅圖的成像處理。
11.如權(quán)利要求10所述基于FPGA的SAR成像系統(tǒng)的二維加窗方法，其特征在于，包括 在距離向加窗時(shí)，將每條經(jīng)過距離向運(yùn)算后的數(shù)據(jù)和距離向窗系數(shù)相乘，完成距離向加窗；在方位向加窗時(shí)，將每條經(jīng)過方位向運(yùn)算后的數(shù)據(jù)和方位向窗系數(shù)相乘，完成方位向加窗。
全文摘要
本發(fā)明涉及一種基于FPGA的SAR成像系統(tǒng)的二維加窗方法，包括步驟A，傳入輸入輸出板的SAR原始數(shù)據(jù)經(jīng)主FPGA進(jìn)行原始數(shù)據(jù)分發(fā)，同時(shí)，主FPGA控制協(xié)調(diào)N片從FPGA，其中N≥1；步驟B，并行的、配有存儲(chǔ)器的N片從FPGA對(duì)分發(fā)后的數(shù)據(jù)進(jìn)行處理，從FPGA完成二維加窗運(yùn)算處理，在運(yùn)算過程中從FPGA對(duì)相應(yīng)運(yùn)算后的數(shù)據(jù)進(jìn)行二維加窗位置選擇，實(shí)現(xiàn)二維加窗，本發(fā)明在使用了較少的FPGA資源情況下，提高了SAR圖像方位向和距離向的峰值旁瓣比和積分旁瓣比，在保證圖像分辨率的同時(shí)，使方位向和距離向的峰值旁瓣比和積分旁瓣比都達(dá)到一定指標(biāo)要求。
文檔編號(hào)G01S13/90GK102298139SQ20111012863
公開日2011年12月28日 申請(qǐng)日期2011年5月18日 優(yōu)先權(quán)日2011年5月18日
發(fā)明者姚萍, 王貞松, 葛成東 申請(qǐng)人:中國(guó)科學(xué)院計(jì)算技術(shù)研究所