專利名稱：短路虛擬架構(gòu)、解內(nèi)嵌的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置的測(cè)試，尤其涉及一種解內(nèi)嵌的方法及裝置。
背景技術(shù)：
形成在半導(dǎo)體基板上的集成電路包括許多有源及無源組件，例如電阻器、電感器、電容器、轉(zhuǎn)阻器、放大器等等。根據(jù)定義它們會(huì)呈現(xiàn)的(例如電阻值、電感值、電容值、增益等等)理想物理/電性特性的設(shè)計(jì)規(guī)格制造這些組件。雖然想要驗(yàn)證順從特定設(shè)計(jì)規(guī)格而制造的每個(gè)組件，但是典型地，在整合到電路后，不能快速地測(cè)試各自的組件。因此，在晶片上制造個(gè)別IC組件的“獨(dú)立”復(fù)制，以同樣工藝以及同樣物理/電性特性制造的組件；且假設(shè)“獨(dú)立”復(fù)制所測(cè)量的物理/電性特性表示無測(cè)試的個(gè)別IC組件。在測(cè)試期間，“獨(dú)立”復(fù)制，稱為“待測(cè)裝置” (DUT)，是電連接到導(dǎo)線頭及測(cè)試墊，其又連接到外部測(cè)試裝置。雖然物理/電性特性應(yīng)該精確表示DUT的那些(以及個(gè)別IC組件)，測(cè)試墊以及導(dǎo)線頭貢獻(xiàn)物理/電性特性，稱為“寄生物(parasitics)”(例如來自測(cè)試墊與導(dǎo)線頭的電阻值、電容值以及電感值)，其提供DUT的測(cè)試的特性。借由稱為“解內(nèi)嵌”的工藝可取得寄生物以顯現(xiàn)DUT的本質(zhì)特性。因此，精確的解內(nèi)嵌方法需要減低寄生物貢獻(xiàn)且精確描述DUT(且最終，個(gè)別IC組件表示)固有的特性。目前，晶片上解內(nèi)嵌方法稱為“開路-短路”、“open-thru”，且“thru-reflect_line”( “TRL”)已經(jīng)廣泛用于說明寄生物,例如在高頻(GHz等級(jí))源自于測(cè)試墊及導(dǎo)線頭的電阻值、電感值以及電容值。然而，目前解內(nèi)嵌方法遭遇一些問題，例如短路過解內(nèi)嵌(short over de-embedding),來自于介孔以及互連的過量寄生物貢獻(xiàn)，以及缺少三維解內(nèi)嵌能力。這些問題在高頻時(shí)變得更嚴(yán)重，例如在接近50Ghz的頻率。因此，當(dāng)現(xiàn)有的解內(nèi)嵌方法已經(jīng)是適用于所要的目的，是不能完全地滿足每個(gè)層面。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)的問題，本披露的一第一層面包括一短路虛擬測(cè)試架構(gòu)。短路虛擬測(cè)試架構(gòu)包括一接地屏蔽層，位于一基板上方；至少二信號(hào)測(cè)試墊；一信號(hào)傳輸線，位于該接地屏蔽層上方及二信號(hào)測(cè)試墊之間。于一實(shí)施例中，該信號(hào)傳輸線電耦接到該接地屏蔽層，以及其中該信號(hào)傳輸線的總長度小于一對(duì)應(yīng)的信號(hào)傳輸線及一測(cè)試架構(gòu)的一待測(cè)裝置的一總長度。本披露的另一層面包括解內(nèi)嵌的裝置。解內(nèi)嵌裝置包括一測(cè)試架構(gòu)，測(cè)試架構(gòu)包括一待測(cè)裝置(DUT)經(jīng)由一第一傳輸線耦接到一左信號(hào)墊以及經(jīng)由一第二傳輸線耦接到一右信號(hào)墊，以及一短路測(cè)試架構(gòu)。短路測(cè)試架構(gòu)包括一接地屏蔽層，位于一基板上；至少 二信號(hào)測(cè)試墊；以及一第三信號(hào)傳輸線，位于接地屏蔽層上及該二信號(hào)測(cè)試墊之間。該第三信號(hào)傳輸線電耦接到該接地屏蔽層，以及其中該第三傳輸線的總長度小于該第一傳輸線、該待測(cè)裝置及該第二傳輸線的總長度。本披露的另一層面包括解內(nèi)嵌的方法。解內(nèi)嵌的方法包括形成一測(cè)試架構(gòu)，該測(cè)試架構(gòu)包括一待測(cè)裝置(DUT)借由一第一傳輸線耦接到一左信號(hào)墊及借由一第二傳輸線耦接到一右信號(hào)墊；形成多個(gè)虛擬測(cè)試架構(gòu)，至少一虛擬測(cè)試架構(gòu)是一短路虛擬測(cè)試架構(gòu)，該短路虛擬測(cè)試架構(gòu)包括位于一基板上的一接地屏蔽層、至少二信號(hào)測(cè)試墊、以及位于接地屏蔽層上及該二信號(hào)測(cè)試墊之間的一第三信號(hào)傳輸線，其中該第三信號(hào)傳輸線電耦接到該接地屏蔽層，以及其中該第三傳輸線的總長度小于該第一傳輸線、該待測(cè)裝置及該第二傳輸線的總長度；測(cè)量該測(cè)試架構(gòu)及該虛擬測(cè)試架構(gòu)的傳輸參數(shù)；以及使用該測(cè)試架構(gòu)及該多個(gè)虛擬測(cè)試架構(gòu)的傳輸參數(shù)決定該DUT的固有傳輸參數(shù)。本發(fā)明在高頻時(shí)使能更精確的RF模式。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附附圖，詳細(xì)說明如下。


圖I為一流程圖依據(jù)本披露實(shí)施例說明解內(nèi)嵌的方法；圖2A、圖3A-圖3B及圖4A-圖4B依據(jù)圖I用于解內(nèi)嵌方法的各種測(cè)試架構(gòu)的俯視圖；圖2B依據(jù)圖I用于解內(nèi)嵌方法的各種測(cè)試架構(gòu)的剖視圖；圖5A-圖5B依據(jù)本發(fā)明的披露是具有插槽形態(tài)浮動(dòng)遮蔽的緩波CPW傳輸線以及具有插槽形態(tài)接地遮蔽的緩波CPW傳輸線的三維附圖；圖6根據(jù)本發(fā)明的另一實(shí)施例說明解內(nèi)嵌的方法；圖7A-圖7C根據(jù)本發(fā)明的實(shí)施例顯示測(cè)試架構(gòu)的俯視圖；圖8A-圖8C根據(jù)本發(fā)明的實(shí)施例顯示測(cè)試架構(gòu)的俯視圖；圖9A-圖9B根據(jù)本發(fā)明的實(shí)施例顯示短虛擬測(cè)試架構(gòu)的透視圖以及剖視圖；圖10根據(jù)本發(fā)明的實(shí)施例說明顯示要被解內(nèi)嵌的測(cè)試架構(gòu)的寄生物的等效電路；圖11根據(jù)本發(fā)明的實(shí)施例顯示取得DUT的本質(zhì)特性的系統(tǒng)的方框圖；圖12根據(jù)本發(fā)明的實(shí)施例顯示圖11的系統(tǒng)的工作站的方框圖；以及圖13顯示一雙端口網(wǎng)絡(luò)。其中，附圖標(biāo)記說明如下11、13、15、17、19 步驟30 待測(cè)裝置；40 測(cè)試架構(gòu)；44、46、48、50 測(cè)試墊；52、54 傳輸線；55 長度；56 長度；58A 導(dǎo)線；58B 導(dǎo)線；65 寬度；70 寬度；
75 導(dǎo)電層；80 介孔；85 左半架構(gòu)；90 右半架構(gòu)；95、100 虛擬測(cè)試架構(gòu)；105 左測(cè)試墊；110 右測(cè)試墊；115 傳輸線；125 左測(cè)試墊；130 右測(cè)試墊；135 傳輸線；145 架構(gòu)；160 虛擬測(cè)試架構(gòu)；170 右測(cè)試墊；175 傳輸線；185、190、195 區(qū)段；202、204、206、208 步驟300、320、350 測(cè)試架構(gòu)；302a、302b、304a、304b、306a、306b 測(cè)試墊；310、311 傳輸線；308、312、314、315 接地線；301 待測(cè)裝置；351 接地屏蔽層；352、356 導(dǎo)線；400、420、450 測(cè)試架構(gòu)；410、411 信號(hào)傳輸線；414,415 接地線；451 接地屏蔽層；452,456 導(dǎo)線；550 短路虛擬測(cè)試架構(gòu)；551 屏蔽層；552 接地線；554 信號(hào)傳輸線；556、558 介孔；557 導(dǎo)電層；600 等效電路；602 第一端口；
604 第二端口；700 系統(tǒng)；
703 晶片；704、705 測(cè)試架構(gòu)；706、707 探針；709 自動(dòng)網(wǎng)絡(luò)分析儀；711 工作站；715 服務(wù)器； 802 處理器；804 存儲(chǔ)器；805 程序；806 分析儀界面；
具體實(shí)施例方式圖I為一流程圖依據(jù)本披露實(shí)施例說明解內(nèi)嵌的方法。參考圖1，方法11由步驟13開始，在步驟13，形成具有待測(cè)裝置的測(cè)試架構(gòu)，待測(cè)裝置內(nèi)嵌于測(cè)試架構(gòu)中。測(cè)試架構(gòu)具有左右墊耦接待測(cè)裝置。待測(cè)裝置將測(cè)試架構(gòu)分割成左右架構(gòu)。左右架構(gòu)各具有固有的傳輸參數(shù)。方法11的步驟15形成多個(gè)虛擬測(cè)試架構(gòu)。多個(gè)虛擬測(cè)試架構(gòu)的每個(gè)包括左右墊。方法11的步驟17測(cè)量測(cè)試架構(gòu)與虛擬測(cè)試架構(gòu)的傳輸參數(shù)。方法11的步驟19使用左右架構(gòu)的固有傳輸參數(shù)以及測(cè)試架構(gòu)與虛擬測(cè)試架構(gòu)的傳輸參數(shù)取得待測(cè)裝置的固有傳輸參數(shù)。圖2到圖4依據(jù)圖I是用于解內(nèi)嵌方法的各種測(cè)試架構(gòu)的俯視圖及/或剖視圖。參考圖2A，待測(cè)裝置(DUT)30內(nèi)嵌于測(cè)試架構(gòu)40。在本實(shí)施例中DUT30包括有源或無源射頻(RF)裝置。舉例來說，DUT 30可能是射頻集成電路(RFIC)裝置。測(cè)試架構(gòu)40包括測(cè)試墊44、46、48與50。測(cè)試墊44與46包括信號(hào)測(cè)試墊，且測(cè)試墊48與50包括接地測(cè)試墊。在本發(fā)明，測(cè)試墊44與48 (以及46與50)排列成接地-信號(hào)-接地(GSG)組態(tài)，接地墊48接近于信號(hào)墊44。在另一實(shí)施例中，測(cè)試架構(gòu)40可能以測(cè)試墊44與48的其他組態(tài)例如接地-信號(hào)(GS)、接地-信號(hào)-接地-信號(hào)(GSGS)，及/或任何其他適當(dāng)?shù)臏y(cè)試組態(tài)實(shí)施。于另一實(shí)施例中，使用已知的基板-屏蔽技術(shù)設(shè)計(jì)與制造測(cè)試架構(gòu)40，所以降低潛在泄漏到半導(dǎo)體基板(未顯示)的電磁場(chǎng)放射。在這個(gè)屏蔽技術(shù)，測(cè)試架構(gòu)40制造于基板上，且包括底金屬平面(未顯示)，底金屬平面使用較密的介孔陣列接地以屏蔽硅基板。實(shí)施重點(diǎn)在于測(cè)試架構(gòu)可能被視為獨(dú)立網(wǎng)絡(luò)而不會(huì)耦接到其他網(wǎng)絡(luò)。參考圖2A，信號(hào)測(cè)試墊44與46電耦接到具有長度55與56的傳輸線52與54。傳輸線52與54也耦接到DUT 30。因此，可能建立DUT 30及外部裝置之間的電連接。接地測(cè)試墊48與50經(jīng)由導(dǎo)線58互相耦合，導(dǎo)線58是傳輸線也稱為接地線。接地測(cè)試墊48與接地線58提供電接地參考點(diǎn)給DUT 30。測(cè)試墊44與48，傳輸線52與54，以及接地線58，每個(gè)包括導(dǎo)電材料，例如鋁、銅、鋁銅合金、鋁合金、銅合金、其他金屬、多晶硅及/或其組合。在本實(shí)施例中，信號(hào)測(cè)試墊44與46以及接地測(cè)試墊48與50具有接近的維度與材料?？闪私獾?，測(cè)試墊44、46、48與50可能耦接到外部裝置例如測(cè)試器，所以可能建立DUT 03與外部裝置之間的電連接。傳輸線52與54也分別包括寬度65與70。在本實(shí)施例中，寬度65與70都大約等于0. 4微米(um)，雖然在其他實(shí)施例中寬度65與70可能大于0. 4um。
參考圖2B，說明測(cè)試架構(gòu)40的剖視圖。測(cè)試架構(gòu)40包括耦接到DUT 30的多個(gè)導(dǎo)電層75與介孔80。導(dǎo)電層75可能也是熟知的階層間(inter-level)金屬化層,可能存在于多個(gè)半導(dǎo)體裝置中。導(dǎo)電層75以及介孔80包括導(dǎo)電材料，例如金屬，舉例來說，鋁、銅、鋁銅合金、鎢或其組合。DUT 30可能內(nèi)嵌于測(cè)試架構(gòu)40的導(dǎo)電層75的任何一個(gè)。在本實(shí)施例中，圖2A中導(dǎo)線75與介孔80從點(diǎn)A到點(diǎn)B以耦接DUT 30到信號(hào)測(cè)試墊44的傳輸線52表示，且導(dǎo)電層75與介孔80從點(diǎn)C到點(diǎn)F以耦接到DUT 30到信號(hào)測(cè)試墊46的傳輸線54表示。
DUT 30有表示DUT 30的實(shí)際物理/電性特性的固有傳輸參數(shù)。當(dāng)DUT30測(cè)量這些固有傳輸參數(shù)時(shí)，耦接到DUT 30的組件，例如圖2A的信號(hào)墊44與46以及傳輸線52與54貢獻(xiàn)寄生物，包括寄生電阻、寄生電容以及寄生電感給測(cè)量結(jié)果，因此負(fù)面地影響DUT30的測(cè)量精確度。各種“解內(nèi)嵌”方法已經(jīng)用于從DUT 30的測(cè)量結(jié)果取得DUT的固有傳輸參數(shù)。然而，當(dāng)測(cè)試頻率增加，耦接到DUT 30的組件的寄生貢獻(xiàn)變大可能使得目前解內(nèi)嵌方法不精確。舉例來說，參考圖2B，由點(diǎn)C到點(diǎn)E的電信號(hào)路徑可能有一半的測(cè)試架構(gòu)40的點(diǎn)C到點(diǎn)F的電信號(hào)路徑的40%。對(duì)于目前解內(nèi)嵌方法很難說明源自于測(cè)試架構(gòu)的點(diǎn)C到點(diǎn)E的電信號(hào)路徑的寄生物貢獻(xiàn)。于其他范例中，目前盛行的解內(nèi)嵌方法利用“開路短路穿越”(open-shout-through)方式,在解內(nèi)嵌的一層面，DUT 30由測(cè)試架構(gòu)40移除，且額外的電性短路連接(未顯示)放置于測(cè)試架構(gòu)的點(diǎn)B與點(diǎn)C之間。因?yàn)殡娦远搪愤B接可能包括金屬且可能包括電阻值與電感值，不應(yīng)是解內(nèi)嵌。然而，“開路-短路-穿過”解內(nèi)嵌方法不會(huì)考慮這個(gè)，且有效地由測(cè)量結(jié)果解內(nèi)嵌電性短路連接。因此，DUT30使用“開路-短路-穿過”解內(nèi)嵌方法取得的固有傳輸參數(shù)不會(huì)很精確。這現(xiàn)象稱為“短路過度解內(nèi)嵌”(short over de-embedding),意指在解內(nèi)嵌期間所移除的電阻值與電感值大于應(yīng)該已經(jīng)被移除的正確數(shù)值。在高頻時(shí)“短路過度解內(nèi)嵌”問題變得特別顯著，舉例來說，在頻率大于等于50GHz時(shí)。當(dāng)電性短路連接變長時(shí)“短路過度解內(nèi)嵌”問題也變更糟。為了克服目前解內(nèi)嵌方法的限制，目前實(shí)施例利用多重測(cè)試架構(gòu)取得DUT 30的固有傳輸參數(shù)精確結(jié)果。這些多重測(cè)試架構(gòu)的一個(gè)是測(cè)試架構(gòu)40。參考圖2A，DUT 30分割測(cè)試架構(gòu)40成為一左半架構(gòu)85以及一右半架構(gòu)90。左半架構(gòu)85有寄生物貢獻(xiàn)，可能根據(jù)固有傳輸參數(shù)描述，可能以ABCD矩陣表示(又稱為傳輸矩陣)[左_右]，且右半架構(gòu)90具有寄生物貢獻(xiàn)，可能以固有傳輸參數(shù)描述，可能以ABCD矩陣[右_左]表示。通常，ABCD矩陣可由雙端口網(wǎng)絡(luò)取得，例如圖13所示的雙端口網(wǎng)絡(luò)。AB⑶矩陣根據(jù)總電壓及電流定義V1 = A*V2+B*I2I1 = C*V2+D*I2V1與V2分別是雙端口網(wǎng)絡(luò)的輸入與輸出電壓，且I1與I2分別是雙端口網(wǎng)絡(luò)的輸入與輸出電流。因此，A、B、C、D是雙端口網(wǎng)絡(luò)的AB⑶矩陣的元件，A、B、C、D特征化輸入電壓V1、輸出電壓V2、輸入電流I1與輸出電流I2之間的關(guān)系。上述方程式排列成矩陣形式，ABCD矩陣成為
Y1] 「」Blv'=
W Lc DlI2]AB⑶矩陣可能也稱為傳輸矩陣，或雙端口網(wǎng)絡(luò)的傳輸參數(shù)。AB⑶矩陣的特征在于計(jì)算二或更多串接的雙端口網(wǎng)絡(luò)的ABCD矩陣，每個(gè)網(wǎng)絡(luò)的各別ABCD矩陣是多重的。同樣地，移除與其他雙端口網(wǎng)絡(luò)串接的雙端口網(wǎng)絡(luò)的ABCD矩陣貢獻(xiàn)，網(wǎng)絡(luò)的反矩陣是多重的。ABCD矩陣的另一特征是可借由測(cè)量雙端口網(wǎng)絡(luò)的散布參數(shù)(S-參數(shù))取得，且數(shù)學(xué)地轉(zhuǎn)換S-參數(shù)測(cè)量結(jié)果成為AB⑶矩陣(更進(jìn)一步的AB⑶矩陣的細(xì)節(jié)討論，參考David M. Pozar所著作的“Microwave Engineering第2版”第206-208頁)。在實(shí)施例中，傳輸線52的長度55接近傳輸線54的長度56。測(cè)試墊44、46、48與50都有大約同樣維度且包括同樣材料。因此，在實(shí)施例中，可能被認(rèn)為左半架構(gòu)85幾乎對(duì)稱于右半架構(gòu)90。換言之，測(cè)試架構(gòu)40是對(duì)稱測(cè)試架構(gòu)。因?yàn)樾盘?hào)測(cè)試墊44與接地測(cè)試墊48位于圖2的DUT 30的左方，它們可能分別稱為左信號(hào)測(cè)試墊44與左接地測(cè)試墊48。同樣地，信號(hào)測(cè)試墊46與接地測(cè)試墊50可能分別稱為右信號(hào)測(cè)試墊46與右接地測(cè)試墊50。左信號(hào)測(cè)試墊44與左接地測(cè)試墊48的固有傳輸參數(shù)(表示寄生物貢獻(xiàn))可能以AB⑶矩陣[P_left]表示，且右信號(hào)測(cè)試墊46與右接地測(cè)試墊50的固有傳輸參數(shù)可能以AB⑶矩陣[P_right]表示?？闪私獾剑琜P_left]與[P_right]考慮墊與互連之間的電位不連續(xù)。在實(shí)施例中，因?yàn)樗袦y(cè)試墊44、46、48與50有類似維度且包括近似材料，[P_left]近似于[P_right],且[P_left]與[P_right]可能都稱為[Pad]?？闪私獾皆诹硪粚?shí)施例中，[P_left]可能近似于[P_right]。測(cè)試墊44、46、48與50可能耦接到測(cè)試器，所以整體測(cè)試架構(gòu)40的傳輸參數(shù)可能由測(cè)量結(jié)果取得。舉例來說，使用儀器，例如網(wǎng)絡(luò)分析儀，測(cè)試架構(gòu)40的特性可能根據(jù)S-參數(shù)測(cè)量到。這些S-參數(shù)測(cè)量結(jié)果可能轉(zhuǎn)換到AB⑶矩陣形式，以[A’ ]表示。DUT 30的固有傳輸參數(shù)稱為[A]?？闪私獾紻UT 30的固有傳輸參數(shù)[A]可能借由拿取測(cè)試架構(gòu)的測(cè)量的傳輸參數(shù)[A’ ]取得，且由測(cè)量的傳輸參數(shù)[A’ ]移除(或擷取出)左半架構(gòu)85與右半架構(gòu)90的固有傳輸參數(shù)(或寄生效應(yīng))。數(shù)學(xué)上地，可描述成[A] = [LeftJialfir1*[A，]*[Rightjialf]-1 方程式 I[LeftJialfir1 與[RightJialfF1 分別是[Left_half]與[Right_half]的反矩陣。因?yàn)閇A’ ]可快速地由測(cè)試架構(gòu)40的測(cè)量結(jié)果取得，只需要解開[Left_half]與[Right_half]以計(jì)算[A]，且因此精確地解內(nèi)嵌在測(cè)試架構(gòu)40以外的DUT 30。在圖2A，可見到左半架構(gòu)85包括左測(cè)試墊44、48與傳輸線52、58A以及右半架構(gòu)包括右測(cè)試墊46、50與傳輸線54、58B。因此，左半架構(gòu)85的傳輸參數(shù)可能借由串接墊44、48的傳輸參數(shù)與傳輸線52、58A的傳輸參數(shù)取得，且借由串接墊46、50的傳輸參數(shù)與傳輸線54、58B的傳輸參數(shù)取得右半架構(gòu)90的傳輸參數(shù)。在AB⑶矩陣形式的傳輸線52與58A的傳輸參數(shù)是[Thru_left]，且在AB⑶矩陣形式的傳輸線54與58B的傳輸參數(shù)是[Thru_right]。因此，可得到以下方程式[Left_half] = [P_left] * [Thru_left]方程式 2[Right_half] = [P_right] * [Thru_right] 方程式 3因此，方程式I也可能寫成[A] = [P_left]-1*[ThruJeftiT1*[A，]*[Thru_right][P_right] 參考圖3A與圖3B，說明虛擬測(cè)試架構(gòu)95以及虛擬測(cè)試架構(gòu)100。于一實(shí)施例中，使用上述基板-屏蔽的技術(shù)設(shè)計(jì)與制造圖3A中的虛擬測(cè)試架構(gòu)95。虛擬測(cè)試架構(gòu)95包括左測(cè)試墊105與右測(cè)試墊110，排列成GSG組態(tài)且借由長度120與寬度122的傳輸線耦接一起。在實(shí)施例中，長度120大于300um，舉例來說500um，且寬度122是大約0. 4um,雖然在其他實(shí)施例中，寬度122可能大于0. 4um。傳輸線115的寄生物貢獻(xiàn)可能以固有傳輸參數(shù)描述且可能以AB⑶矩陣[M_l]表示。在本實(shí)施例中，左測(cè)試墊105以及右測(cè)試墊110的維度及材料與圖2A的測(cè)試架構(gòu)40的測(cè)試墊44、46、48與50的維度及材料近似。因此，左測(cè)試墊105與右測(cè)試墊110的傳輸參數(shù)(或寄生物貢獻(xiàn))分別近似于[P_left]與[P_right]，(在本實(shí)施例中兩者近似)。在實(shí)施例中，使用上述基板屏蔽技術(shù)設(shè)計(jì)與制造圖3B的虛擬測(cè)試架構(gòu)100。虛擬測(cè)試架構(gòu)包括左測(cè)試墊125與右測(cè)試墊130，其以GSG組態(tài)排列且借由長度140與寬度142的傳輸線135耦合一起。在實(shí)施例中，傳輸線115的長度120大約500um，傳輸線135的長度140大約lOOOum。傳輸線135的寄生物貢獻(xiàn)可能以固有傳輸參數(shù)描述，且以AB⑶矩陣[M_21]表示。在本實(shí)施例中，左測(cè)試墊125與右測(cè)試墊130的維度與材料近似于圖2A的測(cè)試架構(gòu)40的測(cè)試墊44、46、48與50的維度及材料。因此，左測(cè)試墊125與右測(cè)試墊130 的傳輸參數(shù)(或寄生物貢獻(xiàn))分別近似于[P_left]與[P_right]。傳輸線135的長度140約傳輸線115的長度120的N倍數(shù)。在本實(shí)施例中，N = 2，意指?jìng)鬏斁€135的長度140大約是傳輸線115的長度120的兩倍。眾所皆知，AB⑶矩陣可能是串接的。因此，傳輸線135的傳輸參數(shù)[M_21]大約等于[M_1]*[M_1]。虛擬測(cè)試架構(gòu)95的測(cè)試墊105與110可能耦接到外部測(cè)試設(shè)備所以可能測(cè)量虛擬測(cè)試架構(gòu)95的傳輸參數(shù)?？赡苁褂肧-參數(shù)執(zhí)行傳輸參數(shù)的測(cè)量，測(cè)量結(jié)果可能轉(zhuǎn)換成ABCD矩陣格式，所以可以取得描述成[TL_11]的虛擬測(cè)試架構(gòu)95的測(cè)量的傳輸參數(shù)(ABCD矩陣形式)。同樣地，可能取得ABCD矩陣形式的虛擬測(cè)試裝置100的傳輸參數(shù)且描述成[TL_12]。可得到以下方程式[TL_11] = [P_left] * [M_l] * [P_right](方程式 4)[TL_12] = [P_left] * [M_21] * [P_right]= [P_left] * [M_l] * [M_l] * [P_right] (方程式 5)經(jīng)由上述的方程式的數(shù)學(xué)運(yùn)算，[P_left]或[P_right]與[M_l]可能以下列方程式描述[P_left]*[P_right] = [TL_11]*[TL_12]^[TL_11](方程式 6)[M_l] = [P_left]_1*[TL_ll]*[P_right]_1(方程式 7)因?yàn)閇TL_11]與[TL_12]由測(cè)量結(jié)果取得，所以可精確地計(jì)算[P_left]、[P_right]與[M_l] o于一實(shí)施例中，計(jì)算[P_left]與[P_right]的以下結(jié)果[PJeft]- c/^l + ^A + Dy2) 1 +BC/2(1 +A +D)/2)_ (方,王式 8)
[l + BC/2(l + (A + D)/2) B/2]C/(l + (^^)/2) I 方程式9)其中A、B、C與D表示測(cè)試架構(gòu)40的AB⑶矩陣的元素?？赡芙栌蓽y(cè)量測(cè)試架構(gòu)40的S-參數(shù)取得AB⑶參數(shù),且數(shù)學(xué)上地轉(zhuǎn)換三個(gè)S-參數(shù)成為AB⑶參數(shù)。如前述，[P_left]表示左測(cè)試墊105、125、44與48的一個(gè)的固有傳輸參數(shù)(或寄生物貢獻(xiàn))。[P_right]表示右測(cè)試墊110、130、46與50的一個(gè)的固有傳輸參數(shù)(或寄生物貢獻(xiàn))。[M_l]表示傳輸線長度近似于傳輸線115的長度120的固有傳輸參數(shù)(或寄生物貢獻(xiàn))。使用方程式8與9,也可計(jì)算[Thru_left]與[Thru_right]。之后,使用方程式2與3計(jì)算[Left_half]與[Right_half]。于一實(shí)施例中，傳輸線52與54的長度55與56分別近似于傳輸線115的長度120。因此，[Thru_left]與[Thru_right]近似于[M_l]。因?yàn)榭墒褂梅匠淌?-9計(jì)算[M_l],也可能取得[Thru_left]與[Thru_right]。此外，與傳輸線115串接的左測(cè)試墊105固有傳輸參數(shù)可能以AB⑶矩陣模式描述成[TL_left]。也可借由將測(cè)量傳輸參數(shù)[TL_11]乘以[Pjightr1得到[TL_leftl]，因?yàn)閇TL_leftl]表示與沒有右測(cè)試墊110的虛擬測(cè)試架構(gòu)95 —樣的架構(gòu)45的固有傳輸參數(shù)?；谡f明理由，以箭頭及虛線劃在虛 擬測(cè)試架構(gòu)95呈現(xiàn)出表示[TL_leftl]的架構(gòu)。同樣地，與傳輸線135串接的左測(cè)試墊125的固有傳輸參數(shù)表示與沒有右測(cè)試墊130的虛擬測(cè)試架構(gòu)100相同的架構(gòu)150的傳輸參數(shù)[TL_left2]?；谡f明目的，以箭頭及虛線劃在虛擬測(cè)試架構(gòu)100呈現(xiàn)出表示[TL_left2]的架構(gòu)。借由將測(cè)量的傳輸參數(shù)[TL_12]乘以[P_right]—1 取得[TL_left2],其中[P—ightF1 表示[P_right]的反矩陣。參考圖4A，說明虛擬測(cè)試架構(gòu)160。在實(shí)施例中，使用上述基板-屏蔽的技術(shù)設(shè)計(jì)與制造虛擬測(cè)試架構(gòu)160。虛擬測(cè)試架構(gòu)160包括左測(cè)試墊165與右測(cè)試墊170，其以GSG組態(tài)排列且借由長度180與寬度182的傳輸線175耦合一起。在實(shí)施例中，寬度182大約0. 4um，雖然在其他實(shí)施例中，寬度182可能大于0. 4um。測(cè)試墊165與170可能耦接到外部測(cè)試器取得整體虛擬測(cè)試架構(gòu)160的傳輸參數(shù)的測(cè)量結(jié)果。舉例來說，可能測(cè)量S-參數(shù)且轉(zhuǎn)換到ABCD矩陣[THRU]，其中[THRU]表示整體虛擬測(cè)試架構(gòu)160的傳輸參數(shù)(或寄生物貢獻(xiàn))。傳輸線可能觀念上分解成三個(gè)區(qū)段-區(qū)段185、區(qū)段190與區(qū)段195。在本實(shí)施例中，區(qū)段185的長度近似于圖3A的虛擬測(cè)試架構(gòu)95的傳輸線115的長度120。在另一實(shí)施例中，區(qū)段185的長度近似于圖3B的虛擬測(cè)試架構(gòu)100的傳輸線135的長度140。參考圖4A，區(qū)段190的長度大約近似于圖2A的測(cè)試架構(gòu)40的傳輸線52的長度55，且區(qū)段195的長度近似于測(cè)試架構(gòu)40的傳輸線54的長度56。因此，傳輸線175的長度180近似于長度120、長度55與長度56的總合。此外，虛擬測(cè)試架構(gòu)160可能觀念上分解成說明于圖4B的以下架構(gòu)圖3A的架構(gòu)145(沒有右墊110的虛擬測(cè)試架構(gòu)95)、在圖2A沒有左墊44與48的左半架構(gòu)85，以及圖2A右半架構(gòu)90。數(shù)學(xué)上，可用以下公式描述分解[THRU] = [TL_leftl] * [Left_half] * [P_left][Right_half](方程式 10)從虛擬測(cè)試架構(gòu)160的測(cè)量結(jié)果可快速取得[THRU]，且可使用虛擬測(cè)試架構(gòu)95與100以及使用數(shù)學(xué)運(yùn)算計(jì)算[P_left]，且可將[P_left]計(jì)算成[TL_11]* [pjightr1或[P_left]*[M_l]。因此，可能解開[Left_half]與[Right_half]。因?yàn)槿〉肹Left_half]與[Right_half],使用方程式1，其中[A] = [Left_halfrMA’hERightJmlfr1，可以解開[A] (DUT 30的固有傳輸參數(shù))。解開的DUT 30的固有傳輸參數(shù)表示DUT 30的實(shí)際傳輸特性，無關(guān)于耦接DUT 30到外部裝置的墊與傳輸線的寄生物貢獻(xiàn)。使用測(cè)試架構(gòu)40、95、100與160，以下動(dòng)作的順序總合解內(nèi)嵌的總結(jié)I)測(cè)量長度120的傳輸線115、長度140的傳輸線135、測(cè)試架構(gòu)160以及測(cè)試架
構(gòu)的散射矩陣。2)轉(zhuǎn)換傳輸長度115與135以及測(cè)試架構(gòu)160與40的散射矩陣分別為AB⑶矩陣[M_l]、[M_21]、[THRU]與[A]。
3)計(jì)算作測(cè)測(cè)試墊44、48與右側(cè)測(cè)試墊46、50的ABCD矩陣以分別求得[P_left]與[P_right]。
4)計(jì)算傳輸線52與54的ABO)矩陣以分別求得[Thru_left]與[Thru_right]。5)計(jì)算ABCD矩陣[A]以求得DUT 30的固有傳輸參數(shù)。在本實(shí)施例中，測(cè)試架構(gòu)40、95、100與160形成于同樣半導(dǎo)體晶片上。于本實(shí)施例中使用同樣技術(shù)與工藝(舉例來說，65nm RF-CMOS技術(shù))制造測(cè)試架構(gòu)40、95、100與160?？闪私獾剑珼UT 30可能隨著測(cè)試架構(gòu)形成而形成。在另一實(shí)施例中，可能使用不同工藝制造測(cè)試架構(gòu)40、95、100與160且形成于不同的晶片?？闪私獾?，測(cè)試架構(gòu)40、95、100與160可能有三維架構(gòu)。在一些實(shí)施例中，寄生物成分例如需要解內(nèi)嵌的傳輸線及/或墊可能不會(huì)位于同樣平面的階層。舉例來說，如圖2B所說明的，由點(diǎn)D到點(diǎn)F的傳輸沿著X軸延伸，而由點(diǎn)C到點(diǎn)D的介孔與金屬層不僅沿著X軸延伸且沿著Y軸延伸。因?yàn)橛牲c(diǎn)D到點(diǎn)F的傳輸線也具有寬度(無法由圖2B觀察到但可由圖2A觀察到)，由點(diǎn)D到點(diǎn)F的傳輸線已經(jīng)是二維特征。因?yàn)橛牲c(diǎn)C到點(diǎn)F(傳輸線54)的傳輸線包括額外維度(Y軸)，傳輸線54是三維特征。傳統(tǒng)解內(nèi)嵌方法很難解內(nèi)嵌三維特征，例如圖2B顯示的傳輸線54，但可使用上述方法與架構(gòu)克服這樣的難度。在一些實(shí)施例中，共平面波導(dǎo)(CPW)用在測(cè)試架構(gòu)40、95、100與160的各種傳輸線。如前述，半導(dǎo)體裝置可能包括多個(gè)階層間金屬化層。這些CPW特征可能放至于階層間金屬化層的任何一層。測(cè)量(例如S-參數(shù))可能直接在CPW特征上執(zhí)行以防止專用的解內(nèi)嵌虛擬架構(gòu)(例如測(cè)試架構(gòu)40)的測(cè)量的寄生物之間的布局誤匹配。這技術(shù)允許更精確的傳輸線模型。舉例來說，表I，列出數(shù)個(gè)可使用的不同形態(tài)的傳輸線。表I
傳輸線形態(tài)金屬屏蔽層線長線寬j屏蔽
_____I形態(tài)
CPW__OPW__沒有線屏蔽__
FSCPWl 浮接慢波 CPW M9，M7 O.lum O.lum 浮接 FSCPW2 浮接慢波 CPW M9,M7 O.lum 0.9um 浮接 FSCPW3 浮接慢波 CPW M9,M2 O.lum O.lum 浮接 GSCPWl 接地慢波 CPW M9,M2 O.lum O.lum 接地 GSCPW2 接地慢波 CPW M9，M7 O.lum 0.9um 接地 GSCPW3 I 接地慢波 CPW I M9，M2G.lumO.lum | 接地在表I的CPW是沒有屏蔽的共平面波導(dǎo)傳輸線，F(xiàn)SCPW1-FSCPW3是具有插槽形態(tài)浮接屏蔽的傳輸線，且GSCPW1-GSCPW3是具有插槽形態(tài)接地屏蔽的傳輸線。參考圖5A與圖5B,說明具有插槽形態(tài)浮接屏蔽的慢波CPW傳輸線及具有插槽形態(tài)接地屏蔽的慢波CPW傳輸線的立體圖。在圖5A，可能以周期性地位于CPW架構(gòu)上或下的插槽形態(tài)浮接屏蔽設(shè)計(jì)具有插槽形態(tài)浮接屏蔽的慢波CPW傳輸線，且插槽形態(tài)浮接屏蔽被反向定位到CPW架構(gòu)。在一實(shí)施例中，對(duì)于表I的所有傳輸線，CPW架構(gòu)形成在第八層金屬層(M8)，且插槽形態(tài)屏蔽建立在第七(M7)或第二(M2)金屬層。架構(gòu)的CPW部分有10/um/10um的信號(hào)/接地線寬度，信號(hào)與接地線之間有20um間隔。上線屏蔽具有2um的固定線長度(SL)以及2um固定長度間隔(SS)，且下線屏蔽具有可變SL與可變SS。SL可能設(shè)計(jì)成是最小長度以達(dá)到具有最小化潤電流損失的高性能。在M7與M2的最小長度是65nmCMOS技術(shù)的0. lum。下插槽形態(tài)浮接屏蔽用以下空間分隔設(shè)計(jì)⑴在M7的SL是0. lum，且伴隨的SS是0. Ium或0. 9um，以及
(2)在M2的SL是0. Ium 且伴隨的SS是0. lum. um.在圖5B，對(duì)于接地慢波CPW傳輸線，以類似于上述具有浮接屏蔽的慢波CPW傳輸線的架構(gòu)設(shè)計(jì)，但是插槽形態(tài)屏蔽連接到接地。在一實(shí)施例中，上述所有測(cè)試架構(gòu)有同樣500um的長度與80um的寬度。參考圖6，根據(jù)披露的實(shí)施例說明解內(nèi)嵌200的方法。方法200由步驟202開始，在步驟202，形成測(cè)試架構(gòu)，包括被測(cè)試裝置(DUT)的測(cè)試架構(gòu)借由第一傳輸耦接到左信號(hào)墊，且借由第二傳輸線耦接到右線信號(hào)墊。在步驟204，形成多個(gè)虛擬測(cè)試架構(gòu)，至少一個(gè)虛擬測(cè)試架構(gòu)是短虛擬測(cè)試架構(gòu)。形成短虛擬測(cè)試架構(gòu)以包括接地屏蔽層在基板上方，至少二信號(hào)測(cè)試墊，且第三信號(hào)傳輸線設(shè)置于接地屏蔽層上方且介于二信號(hào)測(cè)試墊之間。第三信號(hào)傳輸線電耦接到接地屏蔽層，且總長度小于第一傳輸線、DUT與第二傳輸線的總長度。根據(jù)披露的實(shí)施例，第三信號(hào)傳輸線可能形成于接地屏蔽層上方，第三信號(hào)傳輸線可能形成到大約第一傳輸線與第二傳輸線的組合長度的總長度，及/或第三信號(hào)傳輸線可能形成為包括多個(gè)介孔與多個(gè)導(dǎo)電層，其中第三信號(hào)傳輸線借由至少一個(gè)介孔電耦接到接地屏蔽層。在步驟206，測(cè)量測(cè)試架構(gòu)及包括短虛擬測(cè)試架構(gòu)的虛擬測(cè)試架構(gòu)的傳輸參數(shù)。方法還包括使用測(cè)試架構(gòu)以及多個(gè)虛擬測(cè)試架構(gòu)的傳輸參數(shù)決定DUT的固有傳輸參數(shù)。根據(jù)本披露的各種實(shí)施例，可能使用開路-短路解內(nèi)嵌技術(shù)、開路-短路-穿過解內(nèi)嵌技術(shù)或各種其他解內(nèi)嵌技術(shù)結(jié)合本披露的有用的短虛擬測(cè)試架構(gòu)決定DUT的固有傳輸參數(shù)。各種解內(nèi)嵌技術(shù)描述于美國專利申請(qǐng)案US 12/037333，上述所列的專利參考文獻(xiàn)全體均引用作為本說明書的揭示內(nèi)容。參考圖7A到圖7C以及圖8A到圖8C，根據(jù)本披露的實(shí)施例說明各種對(duì)應(yīng)的測(cè)試架構(gòu)300、320、350與400、420、450的俯視圖。參考圖9A與圖9B，分別根據(jù)披露的實(shí)施例說明短虛擬測(cè)試架構(gòu)的透視圖與剖視圖。在實(shí)施例中，這些測(cè)試架構(gòu)可能用于圖6的解內(nèi)嵌方法。圖7A與圖8A分別說明測(cè)試架構(gòu)300與400的俯視圖，待測(cè)裝置301與401分別內(nèi)嵌于測(cè)試架構(gòu)。測(cè)試架構(gòu)300與400可能類似于圖2A-圖2B的測(cè)試架構(gòu)400，且可能包括具有類似功能的類似元件。在實(shí)施例中，DUTs301與401可能包括有源或無源射頻(RF)裝置。舉例來說，DUT可能是射頻集成電路(RFIC)裝置。測(cè)試裝置300與400包括測(cè)試電302a與302b、304與304b，以及306a與306b。測(cè)試墊304a、304b包括信號(hào)測(cè)試墊，且測(cè)試墊302a、302b以及306a、306b包括接地測(cè)試墊。在本實(shí)施例中，測(cè)試墊302a、304a、306a與302b、304b及306b分別排列在接地-信號(hào)-接地(GSG)組態(tài)，其中接地測(cè)試墊302a、302b與306a、306b接近信號(hào)測(cè)試墊304a、304b。在另一實(shí)施例中，測(cè)試架構(gòu)300與400可能以測(cè)試墊的其他組態(tài)實(shí)施，例如接地-信號(hào)(G-S)、接地-信號(hào)-接地-信號(hào)-接地(GSGSG)及/或其他適合的測(cè)試組態(tài)。在圖7A，信號(hào)測(cè)試墊304a與304b分別電耦接到傳輸線310與311。傳輸線310與311也耦接到DUT 30。因此，可能建立DUT 301與外部裝置之間的電連接。傳輸線310、311可能也成為信號(hào)傳輸線或信號(hào)腳。接地測(cè)試墊302a與302b以及接地測(cè)試墊306a與306b經(jīng)由導(dǎo)線308與312互相耦接，傳輸線也可能稱為接地線或接地腳。接地測(cè)試墊302a、302b與306a,306b以及接地線308、312、314、315提供DUT 301的電接地參考點(diǎn)。測(cè)試墊302a-306a與302b_306b、傳輸線310與311以及接地線308、312、314與315包括導(dǎo)電材料，例如鋁、銅、鋁-銅合金、鋁合金、銅合金、其他金屬、多晶硅及/或其組合。在實(shí)施例中，信號(hào)測(cè)試墊及接地測(cè)試墊可能有近似的維度與材料?？闪私獾綔y(cè)試墊302a-306a與302b_306b可能耦接到外部裝置，例如測(cè)試器，所以可能建立DUT 301與外端口裝置之間電連接。傳輸線10與311可能分別包括部分310a、310b及311a、311b，部分310a、311a相鄰于信號(hào)測(cè)試電304a、304b，且部分310b、311b相鄰DUT 301。在實(shí)施例中，部分310a與311a可能寬度大于部分310b與311b。同樣地，在圖8A，信號(hào)測(cè)試墊304a與304b分別電耦接到傳輸線410與411。傳輸線410與411也耦接到DUT 30。因此，可能建立DUT 401與外部裝置之間的電連接。傳輸線410、411可能也成為信號(hào)傳輸線或信號(hào)腳。接地測(cè)試墊302a與302b以及接地測(cè)試墊306a與306b經(jīng)由導(dǎo)線308與312互相耦接，傳輸線也可能稱為接地線或接地腳。接地測(cè)試墊302a、302b與306a、306b以及接地線308、312、414、415提供DUT 401的電接地參考點(diǎn)。測(cè)試墊302a-306a與302b_306b、傳輸線410與411以及接地線308、312、414與415包括導(dǎo)電材料，例如鋁、銅、鋁-銅合金、鋁合金、銅合金、其他金屬、多晶硅及/或其組合。在實(shí)施例中，信號(hào)測(cè)試墊及接地測(cè)試墊可能有近似的維度與材料。可了解到測(cè)試墊302a-306a與302b-306b可能耦接到外部裝置，例如測(cè)試器，所以可能建立DUT 401與外端口裝置之間電連接。傳輸線410與411可能分別包括部分410a、410b及411a、411b，部分410a、411a相鄰于信號(hào)測(cè)試電304a、304b,且部分410b,411b相鄰DUT 401。在實(shí)施例中，部分410a與411a可能寬度大于部分410b與411b。除了耦接到DUT的信號(hào)測(cè)試墊的對(duì)應(yīng)傳輸線之DUT幾何與長度之外，測(cè)試架構(gòu)300與400類似。在本實(shí)施例中，相對(duì)y方向，在X方向的DUT 301較長(圖7A)，且相對(duì)x方向，在y方向的DUT 401較長(圖8A)。因此，根據(jù)實(shí)施例，傳輸線410、411的長度大于傳輸線310、311的長度。在圖7A與圖8A，傳輸線310與410介于平面A與B之間，DUT 301與401介于平面B與C之間，且傳輸線411與411介于平面C與F之間。在這兩個(gè)案例，使用傳統(tǒng)短路虛擬測(cè)試架構(gòu)可能在X方向或y方向發(fā)生解內(nèi)嵌錯(cuò)誤。DUT 301與401有表示DUT的實(shí)際物理/電性特性的固有傳輸參數(shù)。當(dāng)DUT 301或401測(cè)量這些固有傳輸參數(shù)，耦接到DUT 301或401的組件，例如信號(hào)測(cè)試墊(例如302a-306a與302b-306b)以及傳輸線(例如310、311與410、411)貢獻(xiàn)包括寄生電阻、寄生電容與寄生電感的寄生物到測(cè)量結(jié)果，因此負(fù)面地影響DUT的測(cè)量的精確度。因此，各種“解內(nèi)嵌”方法已經(jīng)用于由DUT測(cè)量結(jié)果擷取DUT的固有傳輸參數(shù)。然而，當(dāng)測(cè)試頻率增加， 耦接到DUT的組件的寄生物貢獻(xiàn)變大，可能使得電流解內(nèi)嵌方法不精確。舉例來說，盛行的電流解內(nèi)嵌方法利用“開路-短路-穿過”方式，在解內(nèi)嵌的一層面，DUT是由測(cè)試架構(gòu)移除，且額外電性短路連接放置于測(cè)試架構(gòu)的平面B與平面C之間。因?yàn)殡姸搪愤B接可能包括金屬且可能包括電阻與電感，應(yīng)該不會(huì)被解內(nèi)嵌。然而，“開路-短路-穿過”解內(nèi)嵌方法不會(huì)考慮這個(gè)且有效地解內(nèi)嵌來自測(cè)量結(jié)果的電性短路連接。因此，使用“開路-短路-穿過”解內(nèi)嵌方法取得DUT的固有傳輸參數(shù)是比較不精確的。這種現(xiàn)象稱為“短路過度解內(nèi)嵌”，意指在解內(nèi)嵌期間移除的電阻值與電感值高于應(yīng)該已經(jīng)被移除的正確數(shù)值。在高頻時(shí)“短路過度解內(nèi)嵌”問題變得特別顯著，舉例來說，在頻率等于大于50GHz時(shí)。當(dāng)電性短路連接變得更長時(shí)”，解內(nèi)嵌的短路”問題也變得更糟糕。為了克服典型解內(nèi)嵌方法的限制，本實(shí)施例使用包括有利的短路虛擬測(cè)試架構(gòu)之多重測(cè)試架構(gòu)取得DUT 301、401的固有傳輸參數(shù)的精確結(jié)果。這些多重測(cè)試架構(gòu)可能包括以下或上述的測(cè)試架構(gòu)300、320、350、400、420、450與500。圖7B說明對(duì)應(yīng)具有DUT 301的測(cè)試架構(gòu)300的開路虛擬測(cè)試架構(gòu)320，且圖8B說 明對(duì)應(yīng)具有DUT 401的測(cè)試架構(gòu)400的開路虛擬測(cè)試架構(gòu)420。開路虛擬測(cè)試架構(gòu)320與420包括與上述關(guān)聯(lián)圖7A與圖8A的類似架構(gòu)與類似功能之類似的接地測(cè)試墊、信號(hào)測(cè)試墊以及接地線。然而DUT 301與401分別由開路虛擬測(cè)試架構(gòu)320與420移除以形成310、311與410、411的傳輸線之間的間隙，借此，形成包括線310與311的開路信號(hào)傳輸線。圖7C與圖8C根據(jù)本披露的各個(gè)層面說明對(duì)應(yīng)測(cè)試架構(gòu)300與400的有效短虛擬測(cè)試架構(gòu)350與450的俯視圖。圖9A與圖9B說明對(duì)應(yīng)測(cè)試架構(gòu)300或400的短路虛擬測(cè)試架構(gòu)550的透視圖與剖視圖。短路虛擬測(cè)試架構(gòu)350、405、550包括在基板上方的接地屏蔽層351、451、551。圖7C的短路虛擬測(cè)試架構(gòu)350還包括至少二信號(hào)測(cè)試墊304a、304b以及在接地屏蔽層350與二信號(hào)測(cè)試墊304a、304b之間的信號(hào)傳輸線354。圖8c的短路虛擬測(cè)試架構(gòu)450還包括至少二信號(hào)測(cè)試墊304a、304b與在接地屏蔽層451上方與二信號(hào)測(cè)試墊304a、304b之間的信號(hào)傳輸線454，其中信號(hào)傳輸線電耦接到接地屏蔽層451。圖9A-圖9B的短路虛擬測(cè)試架構(gòu)550還包括至少二信號(hào)測(cè)試墊304a、304b以及在接地屏蔽層551上方與二信號(hào)測(cè)試墊304a,304b之間的信號(hào)傳輸線554，其中信號(hào)傳輸線554電耦接到接地屏蔽層551。根據(jù)本發(fā)明的各種層面，接地屏蔽層351、451、551可能包括金屬例如鋁或銅且可能有各種寬度與厚度。根據(jù)一實(shí)施例，接地屏蔽層351、451、551位于信號(hào)傳輸線與接地線的整體長度之下。換言之，根據(jù)本披露的各種層面，信號(hào)傳輸線354、454、554可能分別設(shè)置于接地屏蔽層351、451、551上方。有利的是，在一實(shí)施例中，使用這樣一個(gè)基板-屏蔽技術(shù)設(shè)計(jì)與制造短路虛擬測(cè)試架構(gòu)350、450、550，所以降低泄漏到半導(dǎo)體基板(未顯示)的潛在電磁場(chǎng)放射。借由基板屏蔽技術(shù)，短路虛擬測(cè)試架構(gòu)350、450、550制造于基板上，且包括接地到屏蔽硅基板的底部金屬平面。實(shí)施的特征在于測(cè)試架構(gòu)350、450、550可能認(rèn)為是獨(dú)立網(wǎng)絡(luò)而不用耦接到其他網(wǎng)絡(luò)。此外，因?yàn)榻栌山拥仄帘螌悠帘位?，沒有基板網(wǎng)絡(luò)增加到解內(nèi)嵌等效電路，同時(shí)簡化等效電路以及解內(nèi)嵌方法。此外，如圖7A、圖7C以及圖8A、圖8C以及圖9A、圖9B所示，根據(jù)披露的實(shí)施例，短虛擬測(cè)試架構(gòu)350、450、550的信號(hào)傳輸線354、454、554的每個(gè)的總長度小于對(duì)應(yīng)信號(hào)傳輸線與測(cè)試架構(gòu)的待測(cè)裝置(DUT)的總長度。舉例來說，在短路虛擬測(cè)試架構(gòu)350的平面A與F之間的信號(hào)傳輸線354的長度小于傳輸線310、311與測(cè)試架構(gòu)300 (圖7A、圖7C)的平面A與F之間的DUT 301的總長度。同樣地，短路虛擬測(cè)試架構(gòu)的平面A與F之間的信號(hào)傳輸線454的長度小于傳輸線410、411與測(cè)試架構(gòu)400 (圖8A、圖8C)的平面A與F之間的DUT 401的總長度。此外，如圖7A、圖7C與圖8A、圖8C與圖9A、圖9B所示，根據(jù)披露的實(shí)施例，短路虛擬測(cè)試架構(gòu)350、450、550的信號(hào)傳輸線354、454、554的總長度大約是耦接測(cè)試架構(gòu)的待測(cè)裝置(DUT)的第一傳輸線與第二傳輸線的組合長度。舉例來說，短路虛擬測(cè)試架構(gòu)350的平面A與平面F傳輸線354的長度大約是測(cè)試架構(gòu)(圖7A、圖7C)的平面A與B之間的傳輸線310與平面C與F之間的傳輸線311的組合長度。于一實(shí)施例中，傳輸線354可能包括上述關(guān)聯(lián)圖7A的部分310a、310b、311a與311b。同樣地，短路虛擬測(cè)試架構(gòu)450的平面A與F之間的信號(hào)傳輸長度454的長度大約是測(cè)試架構(gòu)(圖8A、圖8C)的平面A與B之間的傳輸線410與平面C與F(也即沒有DUT401)之間的傳輸線411的組合長度。于一實(shí)施例中，傳輸線可能包括上述關(guān)聯(lián)圖8A的部分410a、410b、411a與411b。類似于上述先前測(cè)試架構(gòu)所述，短路虛擬測(cè)試架構(gòu)350、450、550每個(gè)都包括測(cè)試 墊302a與302b、304a與304，以及306a與306b。測(cè)試墊304a、304b包括信號(hào)測(cè)試墊，且測(cè)試墊302a、302b與306a、306b包括接地測(cè)試墊。在本實(shí)施例中，測(cè)試墊302a、304a、306a與302b,304b與306b分別排列成接地-信號(hào)-接地(GSG)組態(tài)，其中接地測(cè)試墊302a、302b與306a、306b接近信號(hào)測(cè)試墊304a、304b。于另一實(shí)施例中，測(cè)試架構(gòu)350、450、550可能以測(cè)試墊的其他組態(tài)實(shí)施，例如接地-信號(hào)(GS)、接地-信號(hào)-接地-信號(hào)-接地(GSGSG)，及/或任何適當(dāng)?shù)臏y(cè)試組態(tài)。在圖7C，信號(hào)測(cè)試墊304a與304b經(jīng)由傳輸限354互相電性耦接。接地測(cè)試墊302a與302b以及接地測(cè)試墊306a與306b分別經(jīng)由也是傳輸線的導(dǎo)線352與356互相耦接，且可能稱為接地線。接地測(cè)試墊302a、302b與306a、306b以及接地線352、356提供墊性接地參考點(diǎn)。測(cè)試墊302a-306a與302b_306b、傳輸線354、以及接地線352、356可能都包括導(dǎo)電材料，例如鋁、銅、鋁銅合金、鋁合金、銅合金、其他金屬、多晶硅及/或其組合。在本實(shí)施例中，信號(hào)測(cè)試墊及接地測(cè)試墊可能有類似的維度及材料。可了解到測(cè)試墊302a-306a與302b-306b可能耦接到外部裝置，例如測(cè)試器，所以可能決定短路虛擬測(cè)試架構(gòu)350的測(cè)量。同樣地，在圖SC，信號(hào)測(cè)試墊304a與304b經(jīng)由傳輸限454互相電性耦接。接地測(cè)試墊302a與302b以及接地測(cè)試墊306a與306b分別經(jīng)由也是傳輸線的導(dǎo)線452與456互相耦接，且可稱為接地線。接地測(cè)試墊302a、302b與306a、306b以及接地線452、456提供墊性接地參考點(diǎn)。測(cè)試墊302a-306a與302b_306b、傳輸線454、以及接地線452、456可能都包括導(dǎo)電材料，例如鋁、銅、鋁銅合金、鋁合金、銅合金、其他金屬、多晶硅及/或其組合。在本實(shí)施例中，信號(hào)測(cè)試墊及接地測(cè)試墊可能有類似的維度及材料?？闪私獾綔y(cè)試墊302a-306a與302b-306b可能耦接到外部裝置，例如測(cè)試器，所以可能決定短路虛擬測(cè)試架構(gòu)450的測(cè)量。同樣地，在圖9A-圖9B，信號(hào)測(cè)試墊304a與304b經(jīng)由傳輸限554互相電性耦接。接地測(cè)試墊302a與302b以及接地測(cè)試墊306a與306b分別經(jīng)由也是傳輸線的導(dǎo)線(例如線452)與456互相耦接，且可能稱為接地線或接地腳。接地測(cè)試墊302a、302b與306a、306b以及接地線(例如線)552提供電性接地參考點(diǎn)。測(cè)試墊302a-306a與302b-306b、傳輸線554、以及接地線(例如線552)可能都包括導(dǎo)電材料，例如鋁、銅、鋁銅合金、鋁合金、銅合金、其他金屬、多晶硅及/或其組合。在本實(shí)施例中，信號(hào)測(cè)試墊及接地測(cè)試墊可能有類似的維度及材料?？闪私獾綔y(cè)試墊302a-306a與302b_306b可能耦接到外部裝置，例如測(cè)試器，所以可能決定短路虛擬測(cè)試架構(gòu)550的測(cè)量。在圖9A-圖9B更進(jìn)一步說明，短路虛擬測(cè)試架構(gòu)的信號(hào)傳輸線554包括多個(gè)介孔556與558，以及在屏蔽層551上方的多個(gè)導(dǎo)電層554 (包括導(dǎo)電層554a、554b、554c)以及557，所有元件都在基板500上方。導(dǎo)電層可能是眾所皆知的存在多個(gè)半導(dǎo)體裝置的階層間(inter-level)金屬化層。在一實(shí)施例中，導(dǎo)電層以及介孔包括導(dǎo)電材料，例如金屬，舉例來說，鋁、銅、鋁銅合金、鎢或其組合。在一實(shí)施例中，導(dǎo)電層554b借由至少一介孔558電耦接到接地屏蔽層551，借此經(jīng)由導(dǎo)電層557與介孔556電性耦接導(dǎo)電層554a、554c到接地屏蔽層551。導(dǎo)電層554與557可能有各種寬度與厚度。雖然三金屬層557顯示于圖9B，但是信號(hào)傳輸線554沒有限制于這樣的數(shù)目，且可能更多或更少 金屬層557 (以及對(duì)應(yīng)的介孔)。換言之，各種階層的導(dǎo)電層可能包括信號(hào)傳輸線554。根據(jù)披露的實(shí)施例，接地線(例如552)以及接地測(cè)試墊302a、302b與306a、306b
都包括借由介孔耦接的多個(gè)金屬層。多個(gè)金屬層的一個(gè)可能包括在中間金屬層上的上金屬層。根據(jù)披露的另一層面，接地線及/或接地測(cè)試墊的底金屬層可能電耦接到接地屏蔽層551。在一實(shí)施例中，基板500是半導(dǎo)體基板，且可能包括硅，或可能包括硅鍺、砷化鎵、或其他適當(dāng)?shù)陌雽?dǎo)體材料?；蹇赡苓€包括參雜的有源區(qū)域以及其他特征，例如埋層及/或外延層(epitaxy layer)。此外,基板可能是絕緣上覆半導(dǎo)體,例如絕緣層上覆娃(SOI)。在其他實(shí)施例中，半導(dǎo)體基板可能包括參雜的外延層、梯度(gradient)半導(dǎo)體層及/或可能還包括半導(dǎo)體層覆蓋不同形態(tài)的其他半導(dǎo)體層，例如硅鍺層上覆硅。在其他實(shí)施例中，復(fù)合半導(dǎo)體基板可能包括多層硅架構(gòu)或一硅基板可能包括多層復(fù)合半導(dǎo)體架構(gòu)。有源區(qū)域可能組態(tài)成NMOS裝置(例如nFET)或PMOS裝置(例如pFET)。半導(dǎo)體基板可能包括在先前工藝步驟期間形成或可能在以后工藝步驟形成的下方層、裝置、結(jié)及其他特征(未顯示)。雖然未顯不,在范例中，介電層,例如氧化層可能沉積于傳輸線導(dǎo)電層、介孔之間及/或基板與接地屏蔽層551之間。于一實(shí)施例中，測(cè)試架構(gòu)300、320、350、400、4720、450及/或550形成于同樣半導(dǎo)體晶片。也可能使用同樣技術(shù)及工藝(舉例來說，65nmRF-CM0S技術(shù))制造測(cè)試架構(gòu)?？闪私獾剑珼UT可能隨著測(cè)試架構(gòu)的形成而形成。在另一實(shí)施例中，可能使用不同工藝制造測(cè)試架構(gòu)及/或形成于不同晶片。有利的是，傳統(tǒng)的短路虛擬測(cè)試架構(gòu)的X或y方向的多余的金屬線被移除，且保留的傳輸線被結(jié)合以降低信號(hào)及接地線的傳輸線長度，借此形成具有接地屏蔽層在基板上的改良的短路虛擬測(cè)試架構(gòu)以實(shí)質(zhì)上地降低在X及/或y方向的過度解內(nèi)嵌。參考圖10，根據(jù)披露的實(shí)施例，等效電路600顯示測(cè)試架構(gòu)(例如測(cè)試架構(gòu)300、400)的寄生效應(yīng)以被解內(nèi)嵌。YpY2與Y3分別表示第一端口 602 (例如輸入端口)的墊與接地屏蔽之間、第二端口 604(例如輸出端口)的墊與接地屏蔽之間，以及第一端口與第二端口之間的耦合電容Q、C2與C3。Y4、Y5與Y6分別表示左信號(hào)腳(例如信號(hào)傳輸線310、410)與接地屏蔽之間、右信號(hào)腳(例如信號(hào)傳輸線311、411)的墊與接地屏蔽之間，以及左信號(hào)腳與右信號(hào)腳之間的耦合電容(；、(5與C6。Z1與Z2表示來自第一端口 602與第二端口 604的左信號(hào)腳與右信號(hào)腳串聯(lián)阻抗，且Z3表示連接到接地的接地腳的串聯(lián)阻抗。
根據(jù)實(shí)施例，電容(Cn)可取自開路虛擬測(cè)量以及墊的面積比例(Ax/Ay+Az))以及互連接，且電阻(Rn)以及電感(Ln)可能取自開路與短路虛擬測(cè)量的矩陣操作，利用以下所示的范例方程式。[YJ與[Ys]分別表示開路虛擬測(cè)試架構(gòu)與短路虛擬測(cè)試架構(gòu)的Y參數(shù)。CAC4= (l/ω) imag(Y110+Y120)C2+C5 = (l/ω) imag(Y220+Y120)C1 = (CJC4) *Α/ (AjA4)C4 = ((^+C4) *Α4/ (A1+A4)C2 = (C2+C5) *Α2/ (A2+A5)C4 = (C2+C5) *Α5/ (Α2+Α5)C3 = C6 = O. 5* (-1/ω) imag (Y120)Zso =(Ys-Y0)-1R1 = real (Znso-Z12so)L1 = (I/ω) imag(Znso-Z12so)R2 — real (Z22so-Z12sq)L2 = (I/ω) image (Z22so-Z12so)R3 = real (Z12so)L3 = (l/ω) image (Z12so)參考圖11，根據(jù)披露的實(shí)施例，方框圖描述取得DUT的固有特性的系統(tǒng)700。DUT位于制造于晶片703的基板的測(cè)試架構(gòu)705。測(cè)試架構(gòu)704 (例如短路虛擬測(cè)試設(shè)備)也位于晶片703上。探針706與707用于由架構(gòu)704與架構(gòu)705取得S參數(shù)資料。探針操作成耦接到校正的自動(dòng)網(wǎng)絡(luò)分析儀709。借由工作站711的軟件控制網(wǎng)絡(luò)分析儀709。軟件可能由工作站711的服務(wù)器715的儲(chǔ)存媒體(例如硬盤)下載。在其他實(shí)施例中，軟件可能位于個(gè)人計(jì)算機(jī)系統(tǒng)的硬盤或由可移除媒體(例如CD-Rom)下載。工作站711執(zhí)行軟件去控制分析儀709，借此執(zhí)行一或更多在此描述的方法。圖12根據(jù)披露的實(shí)施例說明工作站711的方框圖。工作站711包括處理器802、存儲(chǔ)器804以及分析儀界面806。處理器802可存取存儲(chǔ)器804。此外，分析儀界面806連接到處理器802。處理器802可以是微處理器、控制器或其他可以執(zhí)行一系列指令的處理器。存儲(chǔ)器是計(jì)算機(jī)可讀取媒體，例如隨機(jī)存取存儲(chǔ)器(RAM)、非揮發(fā)存儲(chǔ)器，例如快閃存儲(chǔ)器或硬盤及其類似物。存儲(chǔ)器804儲(chǔ)存包括一組操作處理器802的指令以實(shí)施在此披露的一或更多方法。舉例來說，程序805可能操作處理器802控制分析儀界面806且可能用于儲(chǔ)存資料，包括測(cè)試結(jié)果。借由分析儀界面806，處理器802控制分析儀709 (圖11)決定待測(cè)裝置的固有特性，如所述的。固有特性可儲(chǔ)存在存儲(chǔ)器804。將可認(rèn)知到其他形態(tài)的系統(tǒng)可用于其他實(shí)施例以執(zhí)行一或更多在此描述的方法。本披露提供各種有用的解內(nèi)嵌的方法與裝置。本披露的較廣形式包括短路虛擬測(cè)試架構(gòu)。短路虛擬測(cè)試架構(gòu)包括基板上方的接地屏蔽層、至少二信號(hào)測(cè)試墊以及在接地屏蔽層上方且在二信號(hào)測(cè)試墊之間的信號(hào)傳輸線，其中信號(hào)傳輸線電耦接到接地屏蔽層。于一實(shí)施例中，信號(hào)傳輸線的長度小于對(duì)應(yīng)的信號(hào)傳輸線與測(cè)試裝置的待測(cè)裝置的總長度。 本披露的另一形式包括解內(nèi)嵌的裝置，解內(nèi)嵌裝置包括測(cè)試架構(gòu)，測(cè)試架構(gòu)包括借由第一傳輸線耦接左信號(hào)墊以及借由第二傳輸線耦接到右信號(hào)墊的待測(cè)裝置(DUT)，以及短路虛擬測(cè)試架構(gòu)。短路虛擬測(cè)試架構(gòu)包括在基板上方的接地屏蔽層、至少二信號(hào)測(cè)試墊以及在接地屏蔽層與二信號(hào)測(cè)試墊之間的第三信號(hào)傳輸線。第三信號(hào)傳輸線電耦接到接地屏蔽層且總長度小于第一傳輸線、DUT以及第二傳輸線的總長度。本披露的另一廣義形式包括解內(nèi)嵌的方法，解內(nèi)嵌方法包括形成測(cè)試架構(gòu)，測(cè)試架構(gòu)包括借由第一傳輸線耦接左信號(hào)墊以及借由第二傳輸線耦接到右信號(hào)墊的待測(cè)裝置(DUT)，以及形成多個(gè)虛擬測(cè)試架構(gòu)。至少一個(gè)虛擬測(cè)試架構(gòu)是短路虛擬測(cè)試架構(gòu)，短路虛擬測(cè)試架構(gòu)包括在基板上方的接地屏蔽層、至少二信號(hào)測(cè)試墊以及在接地屏蔽層與二信號(hào) 測(cè)試墊之間的第三信號(hào)傳輸線，其中第三信號(hào)傳輸線電耦接到接地屏蔽層且總長度小于第一傳輸線、DUT以及第二傳輸線的總長度。方法還包括測(cè)量測(cè)試架構(gòu)以及包括短路虛擬測(cè)試架構(gòu)的虛擬測(cè)試架構(gòu)的傳輸參數(shù)，且使用測(cè)試架構(gòu)與包括短路虛擬測(cè)試架構(gòu)的多個(gè)虛擬測(cè)試架構(gòu)的傳輸參數(shù)決定DUT的固有傳輸參數(shù)。有利的是，傳統(tǒng)的短路虛擬測(cè)試架構(gòu)的X或y方向的多余的金屬線被移除，且保留的傳輸線被結(jié)合以降低信號(hào)及接地線的傳輸線長度，借此形成具有接地屏蔽層在基板上的改良的短路虛擬測(cè)試架構(gòu)以實(shí)質(zhì)上地降低在X及/或y方向的過度解內(nèi)嵌。本披露還提供增強(qiáng)的精確裝置特征而不需要額外虛擬測(cè)試架構(gòu)。因此，本披露同時(shí)解決X與I方向的過解內(nèi)嵌現(xiàn)象、復(fù)雜的基板效應(yīng)以及在小裝置解內(nèi)嵌的的不確定性而不用增加解內(nèi)嵌程序的復(fù)雜度，借此再高頻時(shí)使能更精確的RF模式。雖然本發(fā)明已以優(yōu)選實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種短路虛擬測(cè)試架構(gòu)，包括 一接地屏蔽層，位于一基板上方； 至少二信號(hào)測(cè)試墊； 一信號(hào)傳輸線，位于該接地屏蔽層上方及二信號(hào)測(cè)試墊之間，其中該信號(hào)傳輸線電耦接到該接地屏蔽層，以及其中該信號(hào)傳輸線的總長度小于一對(duì)應(yīng)的信號(hào)傳輸線及一測(cè)試架構(gòu)的一待測(cè)裝置的一總長度。
2.如權(quán)利要求I所述的短路虛擬測(cè)試架構(gòu)，其中該整體信號(hào)傳輸線位于該接蔽屏蔽層；其中該信號(hào)傳輸線的一總長度等于耦接一測(cè)試架構(gòu)的一待測(cè)裝置的一第一傳輸線及一第二傳輸線的一組合長度。
3.如權(quán)利要求I所述的短路虛擬測(cè)試架構(gòu)，其中該傳輸線包括多個(gè)介孔位于多個(gè)垂直堆疊的導(dǎo)電層之間；其中該信號(hào)傳輸線經(jīng)由至少一介孔電耦接到接地屏蔽層。
4.如權(quán)利要求I所述的短路虛擬測(cè)試架構(gòu)，還包括多個(gè)接地線平行該信號(hào)傳輸線，每一接地線設(shè)置于二接地測(cè)試墊之間且電耦接到該接地屏蔽層，其中該信號(hào)測(cè)試墊及該接地測(cè)試墊是接地-信號(hào)-接地組態(tài)。
5.一種解內(nèi)嵌裝置，包括 一測(cè)試架構(gòu)，該測(cè)試架構(gòu)包括一待測(cè)裝置經(jīng)由一第一傳輸線耦接到一左信號(hào)墊以及經(jīng)由一第二傳輸線耦接到一右信號(hào)墊； 一短路測(cè)試架構(gòu)，包括 一接地屏蔽層，位于一基板上； 至少二信號(hào)測(cè)試墊；以及 一第三信號(hào)傳輸線，位于接地屏蔽層上及該二信號(hào)測(cè)試墊之間，其中該第三信號(hào)傳輸線電耦接到該接地屏蔽層，以及其中該第三傳輸線的總長度小于該第一傳輸線、該待測(cè)裝置及該第二傳輸線的總長度。
6.如權(quán)利要求5所述的解內(nèi)嵌裝置，其中該整體第三信號(hào)傳輸線位于該接地屏蔽層上方；其中該第三信號(hào)傳輸線的一總長度是該第一傳輸線及該第二傳輸線的一組合長度。
7.如權(quán)利要求5所述的解內(nèi)嵌裝置，其中該第三信號(hào)傳輸線包括多個(gè)介孔及多個(gè)導(dǎo)電層；其中該第三信號(hào)傳輸線經(jīng)由至少一介孔電耦接到該接地屏蔽。
8.如權(quán)利要求5所述的解內(nèi)嵌裝置，其中該測(cè)試架構(gòu)及該短路測(cè)試架構(gòu)包括多個(gè)接地線平行該第一、該第二及該第三信號(hào)傳輸線，每一接地線設(shè)置于二接地測(cè)試墊之間，其中在該測(cè)試架構(gòu)及該短路虛擬測(cè)試架構(gòu)中該信號(hào)測(cè)試墊及該接地測(cè)試墊是接地-信號(hào)-接地組態(tài)。
9.一種解內(nèi)嵌的方法，包括 形成一測(cè)試架構(gòu)，該測(cè)試架構(gòu)包括一待測(cè)裝置借由一第一傳輸線耦接到一左信號(hào)墊及借由一第二傳輸線耦接到一右信號(hào)墊，其中該待測(cè)裝置即DUT ； 形成多個(gè)虛擬測(cè)試架構(gòu)，至少一虛擬測(cè)試架構(gòu)是一短路虛擬測(cè)試架構(gòu)，該短路虛擬測(cè)試架構(gòu)包括位于一基板上的一接地屏蔽層、至少二信號(hào)測(cè)試墊、以及位于接地屏蔽層上及該二信號(hào)測(cè)試墊之間的一第三信號(hào)傳輸線，其中該第三信號(hào)傳輸線電耦接到該接地屏蔽層，以及其中該第三傳輸線的總長度小于該第一傳輸線、該待測(cè)裝置及該第二傳輸線的總長度；測(cè)量該測(cè)試架構(gòu)及該虛擬測(cè)試架構(gòu)的傳輸參數(shù)；以及 使用該測(cè)試架構(gòu)及該多個(gè)虛擬測(cè)試架構(gòu)的傳輸參數(shù)決定該DUT的固有傳輸參數(shù)。
10.如權(quán)利要求9所述的解內(nèi)嵌的方法，其中該第三傳輸線形成于該接地屏蔽層上方；其中該第三傳輸線的一總長度是該第一傳輸線及該第二傳輸線的一組合長度。
11.如權(quán)利要求9所述的解內(nèi)嵌的方法，其中該第三信號(hào)傳輸線包括多個(gè)介孔及多個(gè)導(dǎo)電層，以及其中該第三信號(hào)傳輸線借由至少一介孔電耦接到該接地屏蔽層。
12.如權(quán)利要求9所述的解內(nèi)嵌的方法，其中使用一開路-短路解內(nèi)嵌技術(shù)或一開路-短路-穿越解內(nèi)嵌技術(shù)決定該DUT的該固有傳輸參數(shù)。
全文摘要
本發(fā)明公開了一種短路虛擬測(cè)試架構(gòu)、解內(nèi)嵌的方法及裝置。短路虛擬測(cè)試架構(gòu)包括一接地屏蔽層、至少二信號(hào)測(cè)試墊及一信號(hào)傳輸線。接地屏蔽層位于一基板上方。信號(hào)傳輸線位于接地屏蔽層上方及二信號(hào)測(cè)試墊之間。信號(hào)傳輸線電耦接到接地屏蔽層，且信號(hào)傳輸線的總長度小于一對(duì)應(yīng)的信號(hào)傳輸線及一測(cè)試架構(gòu)的一待測(cè)裝置的一總長度。本發(fā)明在高頻時(shí)使能更精確的RF模式。
文檔編號(hào)G01R31/28GK102645625SQ20111016531
公開日2012年8月22日 申請(qǐng)日期2011年6月13日 優(yōu)先權(quán)日2011年2月17日
發(fā)明者卓秀英 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司