專利名稱：基于fpga和arm硬件平臺(tái)的故障信息綜合裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基于FPGA和ARM硬件平臺(tái)的故障信息綜合裝置，尤其是一種在電力系統(tǒng)中完成二次側(cè)保護(hù)裝置故障信息采集，通過分析高頻暫態(tài)信號(hào)實(shí)現(xiàn)精確故障定位， 并能列出詳盡故障報(bào)告的裝置。
背景技術(shù)：
隨著變電站自動(dòng)化程度的提高，來自變電站二次設(shè)備的信息越來越成為事故分析和系統(tǒng)恢復(fù)的重要依據(jù)。為了收集這些信息，每個(gè)變電站都投運(yùn)了大量的信息采集裝置和故障定位裝置，例如，故障信息管理子站，行波測(cè)距裝置，故障錄波器等。這些裝置都可以反映電網(wǎng)故障時(shí)的信息，但各自功能比較單一，甚至某些方面還相互重復(fù)，占用了變電站內(nèi)有限的屏柜資源，不能適應(yīng)國(guó)家電網(wǎng)提出的二次裝置向智能化，小型化發(fā)展的需要。目前國(guó)內(nèi)的故障錄波器大都采用基于DSP平臺(tái)的架構(gòu)，其采樣率大約在IOk左右， 不需要線路故障時(shí)的高頻分量，因此前端的AD采樣設(shè)有低通濾波環(huán)節(jié)，存儲(chǔ)的故障波形時(shí)間長(zhǎng)，數(shù)據(jù)量大。故障錄波器的故障測(cè)距的功能一般是利用阻抗法實(shí)現(xiàn)，該方法受互感器誤差以及過渡電阻等因素的影響，測(cè)距精度不高，一般大于1km。而行波測(cè)距裝置利用行波法進(jìn)行測(cè)距，測(cè)距精度高，一般小于500m，其需要采集電網(wǎng)故障瞬間在故障線路中傳播的高頻行波信號(hào)，為了保證行波測(cè)距的分辨率，行波信號(hào)的采集頻率一般不應(yīng)低于500kHZ。這種采樣速率對(duì)于一般的微處理器直接控制AD轉(zhuǎn)換模塊很難滿足要求，因此需要采用基于FPGA 的高速采集電路來實(shí)現(xiàn)，但是，迄今還沒有相關(guān)技術(shù)方案的公開報(bào)導(dǎo)。

發(fā)明內(nèi)容
本發(fā)明是為避免上述現(xiàn)有技術(shù)所存在的不足之處，提供一種功能高度集成，具有較強(qiáng)的實(shí)用性的基于FPGA和ARM硬件平臺(tái)的故障信息綜合裝置，以實(shí)現(xiàn)電力系統(tǒng)中輸電線路故障時(shí)精確的故障點(diǎn)定位，并獲得完備的故障報(bào)告，以順應(yīng)電網(wǎng)二次裝置向智能化，小型化發(fā)展的需要。本發(fā)明解決技術(shù)問題采用如下技術(shù)方案本發(fā)明基于FPGA和ARM硬件平臺(tái)的故障信息綜合裝置的特點(diǎn)是包括有PT/CT 板、ARM板、網(wǎng)絡(luò)交換機(jī)板、串口板、GPS板，以及由A/D采樣芯片和FPGA組成的高速采集板； 所述FPGA具有DDR2控制器、DMA控制器、FIFO存儲(chǔ)器和HR低通濾波器，所述FPGA還設(shè)置有啟動(dòng)算法模塊和故障錄波模塊；所述高速采集板中的A/D采樣芯片在FPGA的控制下，采集來自于PT/CT板的二次側(cè)電壓電流信號(hào)，獲得SOOKHz頻率的采樣數(shù)據(jù)；所述SOOKHz頻率的采樣數(shù)據(jù)一方面通過 DDR2控制器循環(huán)存入DDR2中指定的第一塊內(nèi)存空間，作為行波測(cè)距功能的錄波數(shù)據(jù)；另一方面通過FIFO緩存后送入HR低通濾波器中，在所述HR低通濾波器中濾除高頻干擾后的數(shù)據(jù)經(jīng)過抽樣變?yōu)榈退贁?shù)據(jù)，所述低速數(shù)據(jù)循環(huán)存儲(chǔ)在DDR2的第二塊內(nèi)存空間，作為故障錄波功能的錄波數(shù)據(jù)；
3
所述啟動(dòng)算法模塊包括電流/電壓突變量啟動(dòng)、越限啟動(dòng)、零序啟動(dòng)和負(fù)序啟動(dòng)； 在所述啟動(dòng)算法模塊根據(jù)相關(guān)判據(jù)判定輸電線路本端啟動(dòng)時(shí)，DMA控制器依次將DDR2中存儲(chǔ)的行波測(cè)距功能的錄波數(shù)據(jù)和故障錄波功能的錄波數(shù)據(jù)搬移到DDR2中的故障存儲(chǔ)區(qū)， 然后通過FPGA嵌入式網(wǎng)絡(luò)總線傳到ARM板進(jìn)行分析處理；所述ARM板，在獲得高速采集板發(fā)送的行波測(cè)距功能的錄波數(shù)據(jù)和故障錄波功能的錄波數(shù)據(jù)后，一方面是將行波測(cè)距功能的錄波數(shù)據(jù)形成故障文件，利用多尺度小波算法對(duì)故障文件進(jìn)行分析，獲得行波初始波頭的到達(dá)時(shí)間，并結(jié)合輸電線路對(duì)端故障信息綜合裝置發(fā)送過來的故障文件和線路兩端的絕對(duì)時(shí)間，計(jì)算出故障點(diǎn)距離；另一方面是利用阻抗法對(duì)故障錄波功能的錄波數(shù)據(jù)進(jìn)行分析，獲得包括故障相別、類型和故障時(shí)間在內(nèi)的相關(guān)信息，形成故障報(bào)告，利用故障信息管理子站的通信功能傳送至主站或地區(qū)調(diào)度；所述網(wǎng)絡(luò)交換機(jī)板和串口板，連接網(wǎng)口和串口類型的外接保護(hù)裝置，獲取所述外接保護(hù)裝置的故障信息和波形文件，然后利用故障信息管理子站的通信功能，通過61850 規(guī)約或104規(guī)約轉(zhuǎn)發(fā)給主站或地區(qū)調(diào)度；所述GPS板用于接收GPS衛(wèi)星信號(hào)并進(jìn)行解析，獲得時(shí)間和IPPS秒脈沖，為高速采集板提供基準(zhǔn)時(shí)間。與已有技術(shù)相比，本發(fā)明有益效果體現(xiàn)在1、本發(fā)明融合了故障錄波器、行波測(cè)距裝置以及故障信息管理子站的功能，采用小波算法對(duì)高頻暫態(tài)信號(hào)進(jìn)行分析，實(shí)現(xiàn)了精確的故障定位，集成度高，有效節(jié)約了變電站的屏柜資源，實(shí)用性強(qiáng)；2、本發(fā)明基于FPGA、DDR2的配置，充分利用了 FPGA的并行計(jì)算能力，同時(shí)實(shí)現(xiàn)了高速和低速故障數(shù)據(jù)的分析、計(jì)算和大容量的存儲(chǔ)，數(shù)據(jù)安全性高；3、本發(fā)明采用基于FPGA的嵌入式網(wǎng)絡(luò)設(shè)計(jì)，具有超強(qiáng)的網(wǎng)絡(luò)通信能力，可以實(shí)時(shí)的在板間傳遞故障數(shù)據(jù)；4、本發(fā)明中的啟動(dòng)算法模塊采用FPGA編程實(shí)現(xiàn)，可同時(shí)配置多種啟動(dòng)方法，對(duì)于多種故障類型均可啟動(dòng)，使用靈活、方便；5、本發(fā)明利用小波算法技術(shù)，實(shí)時(shí)分析處理故障數(shù)據(jù)，準(zhǔn)確分析出故障點(diǎn)位置，計(jì)算速度快，精度高；6、本發(fā)明具備IEC61850的通信功能，滿足數(shù)字化變電站要求，使用方便；7、本發(fā)明功能高度集成，尺寸小，易于級(jí)聯(lián)和擴(kuò)展，可同時(shí)采集M條線路的電氣量。


圖1為本發(fā)明整體結(jié)構(gòu)示意圖；圖2為本發(fā)明中高速采集板整體框圖；圖3為本發(fā)明中啟動(dòng)算法模塊圖；圖4為本發(fā)明中故障錄播模塊圖；圖5為本發(fā)明中ARM板功能模塊。
具體實(shí)施方式
參見圖1，本實(shí)施例中包括PT/CT板、ARM板、網(wǎng)絡(luò)交換機(jī)板、串口板、GPS板，以及由A/D采樣芯片和FPGA組成的高速采集板。為了與前置運(yùn)放相匹配，PT、CT要求最大輸出為士 10V。A/D芯片選擇ADS8556，采樣三路電壓、三路電流，采樣率為800K，ADS8556芯片自帶采樣保持電路，使用外部參考電壓、外部時(shí)鐘、低功耗、低噪音、三態(tài)輸出。參見圖2，高速采集板中的AD采樣芯片在FPGA控制下，采集來自于PT/CT板的二次側(cè)電壓電流信號(hào)，獲得SOOKHz頻率的采樣數(shù)據(jù)。該SOOKHz的采樣數(shù)據(jù)，一方面通過DDR2 控制器循環(huán)存入DDR2中指定的內(nèi)存空間，作為行波測(cè)距功能的錄波數(shù)據(jù)；另一方面通過 FIFO存儲(chǔ)器緩存后送入HR低通濾波器中，濾除高頻干擾，濾波后的數(shù)據(jù)經(jīng)過抽樣變?yōu)镮k 和IOK的低速數(shù)據(jù)。IOK頻率的低速數(shù)據(jù)循環(huán)存儲(chǔ)在DDR2的另一塊存儲(chǔ)空間中，作為故障錄波功能的錄波數(shù)據(jù)；Ik頻率數(shù)據(jù)送給啟動(dòng)算法模塊，作為線路故障啟動(dòng)判別的數(shù)據(jù)。FPGA 中的啟動(dòng)算法模塊包括電流/電壓突變量啟動(dòng)、越限啟動(dòng)、零序啟動(dòng)和負(fù)序啟動(dòng)。啟動(dòng)算法模塊根據(jù)相關(guān)定值，判定輸電線路本端啟動(dòng)時(shí)，DMA控制器依次將DDR2中存儲(chǔ)的行波測(cè)距功能的錄波數(shù)據(jù)和故障錄波功能的錄波數(shù)據(jù)搬移到DDR2中的故障存儲(chǔ)區(qū)，然后通過FPGA 嵌入式網(wǎng)絡(luò)總線傳到ARM板進(jìn)行分析處理。高速采集板的實(shí)現(xiàn)是整個(gè)故障信息綜合裝置研制的關(guān)鍵，為了解決高低速采樣數(shù)據(jù)分解和存儲(chǔ)的技術(shù)難題，同時(shí)也為了快速開發(fā)的需要，本實(shí)施例采用了基于FPGA的設(shè)計(jì)模式。FPGA采用的是硬邏輯模式，與傳統(tǒng)的單片機(jī)或DSP等處理器相比，它不但具有強(qiáng)大的并行處理能力，執(zhí)行效率高，同時(shí)它還有大量的軟核。高速采集板上采用ATELA公司CYCLONE系列FPGA，該芯片在內(nèi)部集成了鎖相環(huán)，具有獨(dú)特的SOPC技術(shù)以及豐富的IP核資源，設(shè)計(jì)中的HR模塊，DFT模塊，DDR2控制器模塊， DMA控制器模塊以及CPU模塊全部使用的是ATELA公司提供的軟核。本實(shí)施例采用外部恒溫高精度晶振產(chǎn)生80M的時(shí)鐘頻率，提供了整個(gè)系統(tǒng)納秒級(jí)的工作頻率。GPS模塊負(fù)責(zé)接收來自于GPS板的秒脈沖與時(shí)鐘信號(hào)，以實(shí)現(xiàn)采樣數(shù)據(jù)的同步，并可在GPS衛(wèi)星信號(hào)丟失時(shí)， 利用高精度恒溫晶振和算法進(jìn)行守時(shí)。啟動(dòng)算法模塊如圖3所示，包括電流/電壓突變量啟動(dòng)、越限啟動(dòng)、零序啟動(dòng)和負(fù)序啟動(dòng)。Ik的采樣數(shù)據(jù)進(jìn)入FIFO進(jìn)行緩存，然后經(jīng)過DFT (離散傅里葉變換)獲得采樣數(shù)據(jù)的幅值、相位等頻域信息，最后使用啟動(dòng)算法進(jìn)行判定，當(dāng)啟動(dòng)算法模塊根據(jù)相關(guān)定值判定輸電線路本端啟動(dòng)時(shí)，DMA控制器依次將DDR2中存儲(chǔ)的行波測(cè)距功能的錄波數(shù)據(jù)和故障錄波功能的錄波數(shù)據(jù)搬移到DDR2中的故障存儲(chǔ)區(qū)，然后通過FPGA嵌入式網(wǎng)絡(luò)總線傳到ARM 板進(jìn)行分析處理。故障錄波模塊如圖4所示，高速AD芯片在FPGA的控制下，以800k的采樣頻率采集來自于PT，CT板的電壓電流信號(hào)，接著一方面通過DDR2控制器將數(shù)據(jù)循環(huán)寫入DDR2存儲(chǔ)器中指定的內(nèi)存空間，另一方面通過FIFO，將數(shù)據(jù)送入HR低通濾波器中，濾除高頻干擾， 濾波后的800k采樣數(shù)據(jù)經(jīng)過抽樣變?yōu)镮OK的低速錄播數(shù)據(jù)。當(dāng)啟動(dòng)算法判定為啟動(dòng)時(shí)，產(chǎn)生DMA中斷，DMA控制器將高速和低速故障錄播數(shù)據(jù)搬到DDR2中的故障存儲(chǔ)空間，然后經(jīng)過嵌入式網(wǎng)絡(luò)總線發(fā)送到ARM板進(jìn)行分析。參見圖5，ARM板在獲得高速采集板發(fā)送的行波測(cè)距功能的錄波數(shù)據(jù)和故障錄波功能的錄波數(shù)據(jù)后，一方面，將行波測(cè)距功能的錄波數(shù)據(jù)形成故障文件，利用多尺度小波算法對(duì)故障文件進(jìn)行分析，獲得行波初始波頭到達(dá)的時(shí)間，并結(jié)合輸電線路對(duì)端故障信息綜合裝置發(fā)送過來的故障文件和線路兩端的絕對(duì)時(shí)間，計(jì)算得出故障點(diǎn)距離；另一方面，利用阻抗法對(duì)故障錄波功能的錄波數(shù)據(jù)進(jìn)行分析，獲得包括故障相別、類型和故障時(shí)間在內(nèi)的相關(guān)信息，形成故障報(bào)告，利用故障信息管理子站的通信功能傳送至主站或地調(diào)。ARM板采用Intel公司IXP425處理器，該處理器具有以下特點(diǎn)，①主頻533MHz，32 位精簡(jiǎn)指令集(RISC)微處理器，可執(zhí)行并行流水操作。②高性能和低功耗領(lǐng)先的硬宏單元，帶有5級(jí)流水線，哈佛結(jié)構(gòu)，程序與數(shù)據(jù)分開存儲(chǔ)，安全性強(qiáng)。③內(nèi)置高性能的MMU、指令禾口數(shù)據(jù) Cache 以及高速 AMBA(Advanced Microcontroller Bus Architecture)總線接口。 ④支持網(wǎng)口、串口以及存儲(chǔ)單元的擴(kuò)展，可承載多達(dá)6個(gè)網(wǎng)口、18個(gè)串口、2個(gè)CAN 口同時(shí)通信，能夠滿足裝置規(guī)?？焖侔l(fā)展的需要。⑤應(yīng)用升級(jí)和移植方便，有良好的技術(shù)支持。⑥功耗低，無需散熱片和風(fēng)扇，穩(wěn)定性強(qiáng)。網(wǎng)絡(luò)交換機(jī)板和串口板連接網(wǎng)口和串口類型的外接保護(hù)裝置，獲取外接保護(hù)裝置的故障信息和波形文件，然后利用故障信息管理子站的通信功能，通過61850規(guī)約或104規(guī)約轉(zhuǎn)發(fā)給主站或地區(qū)調(diào)度。GPS板用于接收GPS衛(wèi)星信號(hào)并進(jìn)行解析，獲得時(shí)間和IPPS秒脈沖，為高速采集板提供基準(zhǔn)時(shí)間。
權(quán)利要求
1. 一種基于FPGA和ARM硬件平臺(tái)的故障信息綜合裝置，其特征是包括有PT/CT板、 ARM板、網(wǎng)絡(luò)交換機(jī)板、串口板、GPS板，以及由A/D采樣芯片和FPGA組成的高速采集板；所述FPGA具有DDR2控制器、DMA控制器、FIFO存儲(chǔ)器和FIR低通濾波器，所述FPGA還設(shè)置有啟動(dòng)算法模塊和故障錄波模塊；所述高速采集板中的A/D采樣芯片在FPGA的控制下，采集來自于PT/CT板的二次側(cè)電壓電流信號(hào)，獲得SOOKHz頻率的采樣數(shù)據(jù)；所述SOOKHz頻率的采樣數(shù)據(jù)一方面通過DDR2 控制器循環(huán)存入DDR2中指定的第一塊內(nèi)存空間，作為行波測(cè)距功能的錄波數(shù)據(jù)；另一方面通過FIFO緩存后送入HR低通濾波器中，在所述HR低通濾波器中濾除高頻干擾后的數(shù)據(jù)經(jīng)過抽樣變?yōu)榈退贁?shù)據(jù)，所述低速數(shù)據(jù)循環(huán)存儲(chǔ)在DDR2的第二塊內(nèi)存空間，作為故障錄波功能的錄波數(shù)據(jù)；所述啟動(dòng)算法模塊包括電流/電壓突變量啟動(dòng)、越限啟動(dòng)、零序啟動(dòng)和負(fù)序啟動(dòng)；在所述啟動(dòng)算法模塊根據(jù)相關(guān)判據(jù)判定輸電線路本端啟動(dòng)時(shí)，DMA控制器依次將DDR2中存儲(chǔ)的行波測(cè)距功能的錄波數(shù)據(jù)和故障錄波功能的錄波數(shù)據(jù)搬移到DDR2中的故障存儲(chǔ)區(qū)，然后通過FPGA嵌入式網(wǎng)絡(luò)總線傳到ARM板進(jìn)行分析處理；所述ARM板，在獲得高速采集板發(fā)送的行波測(cè)距功能的錄波數(shù)據(jù)和故障錄波功能的錄波數(shù)據(jù)后，一方面是將行波測(cè)距功能的錄波數(shù)據(jù)形成故障文件，利用多尺度小波算法對(duì)故障文件進(jìn)行分析，獲得行波初始波頭的到達(dá)時(shí)間，并結(jié)合輸電線路對(duì)端故障信息綜合裝置發(fā)送過來的故障文件和線路兩端的絕對(duì)時(shí)間，計(jì)算出故障點(diǎn)距離；另一方面是利用阻抗法對(duì)故障錄波功能的錄波數(shù)據(jù)進(jìn)行分析，獲得包括故障相別、類型和故障時(shí)間在內(nèi)的相關(guān)信息，形成故障報(bào)告，利用故障信息管理子站的通信功能傳送至主站或地區(qū)調(diào)度；所述網(wǎng)絡(luò)交換機(jī)板和串口板，連接網(wǎng)口和串口類型的外接保護(hù)裝置，獲取所述外接保護(hù)裝置的故障信息和波形文件，然后利用故障信息管理子站的通信功能，通過61850規(guī)約或104規(guī)約轉(zhuǎn)發(fā)給主站或地區(qū)調(diào)度；所述GPS板用于接收GPS衛(wèi)星信號(hào)并進(jìn)行解析，獲得時(shí)間和IPPS秒脈沖，為高速采集板提供基準(zhǔn)時(shí)間。
全文摘要
本發(fā)明公開了一種基于FPGA和ARM硬件平臺(tái)的故障信息綜合裝置，其特征是包括有PT/CT板、ARM板、網(wǎng)絡(luò)交換機(jī)板、串口板、GPS板，以及由A/D采樣芯片和FPGA組成的高速采集板；FPGA具有DDR2控制器、DMA控制器、FIFO存儲(chǔ)器和FIR低通濾波器，F(xiàn)PGA還設(shè)置有啟動(dòng)算法模塊和故障錄波模塊。本發(fā)明利用高速AD芯片與FPGA的并行處理能力將故障錄波器、行波測(cè)距裝置以及故障信息管理子站的功能有機(jī)地融為一體，用于實(shí)現(xiàn)電力系統(tǒng)中輸電線路故障時(shí)精確的故障點(diǎn)定位，并獲得完備的故障報(bào)告，以順應(yīng)電網(wǎng)二次裝置向智能化，小型化發(fā)展的需要。
文檔編號(hào)G01R31/08GK102401871SQ20111038627
公開日2012年4月4日 申請(qǐng)日期2011年11月29日 優(yōu)先權(quán)日2011年11月29日
發(fā)明者吳旻, 張令意, 張可, 張?bào)K, 王曉, 王皓, 謝紅福 申請(qǐng)人:安徽繼遠(yuǎn)電網(wǎng)技術(shù)有限責(zé)任公司