專利名稱：板卡的測(cè)試方法及其系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算機(jī)技術(shù)領(lǐng)域，尤其涉及一種板卡的測(cè)試方法及其系統(tǒng)。
背景技術(shù)：
隨著FPGA(Field-Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)的容量和復(fù)雜度越來越大，導(dǎo)致對(duì)現(xiàn)場(chǎng)可編程門陣列板卡的邏輯的代碼仿真速度越來越慢。仿真做到完全覆蓋所有的代碼及功能幾乎不可能。這樣導(dǎo)致FPGA內(nèi)部難免出現(xiàn)一些不容易發(fā)現(xiàn)的bug。特別是當(dāng)板卡實(shí)驗(yàn)室測(cè)試沒有任何問題，但當(dāng)板卡工作在實(shí)際環(huán)境中，或者工作環(huán)境特別惡劣情況下，功能出現(xiàn)異常時(shí)，工程師沒有辦法到達(dá)現(xiàn)場(chǎng)環(huán)境進(jìn)行錯(cuò)誤定位。參見圖1，在現(xiàn)有技術(shù)中，傳統(tǒng)定位方法使用示波器對(duì)FPGA的某些輸出管腳進(jìn)行監(jiān)測(cè)或者使用FPGA開發(fā)工具中自帶的邏輯分析儀進(jìn)行對(duì)內(nèi)部寄存器進(jìn)行采集，而示波器只能對(duì)輸出的信號(hào)進(jìn)行監(jiān)測(cè)，邏輯分析儀需要JTAG(Joint Test Action Group,聯(lián)合測(cè)試行動(dòng)小組)接口進(jìn)行加載測(cè)試，在實(shí)驗(yàn)室環(huán)境中可以使用，但是在實(shí)際環(huán)境中存在板卡空間或者JTAG線長(zhǎng)度以及信號(hào)質(zhì)量的影響，所以邏輯分析儀不能適用所有情況。另一方面當(dāng)用戶邏輯出現(xiàn)異常時(shí)，需要進(jìn)行調(diào)試時(shí)，上面情況只能通過編譯工具自帶的在線邏輯分析儀進(jìn)行測(cè)試，但要求測(cè)試的數(shù)據(jù)量很大時(shí)，F(xiàn)PGA內(nèi)部資源有限不能滿足要求，并且當(dāng)板卡在實(shí)際工作環(huán)境中，由于受環(huán)境以及板卡空間的限制，工程師沒有辦法在線邏輯分析儀進(jìn)行調(diào)試，工程師難以快速的確定邏輯問題。因此，現(xiàn)有的板卡測(cè)試技術(shù)難以在實(shí)驗(yàn)室測(cè)試環(huán)境和實(shí)際工作環(huán)境對(duì)FPGA內(nèi)部邏輯功能進(jìn)行測(cè)試。綜上可知，現(xiàn)有的板卡測(cè)試技術(shù)在實(shí)際使用上，顯然存在不便與缺陷，所以有必要加以改進(jìn)。

發(fā)明內(nèi)容
針對(duì)上述的缺陷，本發(fā)明的目的在于提供一種板卡的測(cè)試方法及其系統(tǒng)，以實(shí)現(xiàn)在線和/或遠(yuǎn)程對(duì)板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯進(jìn)行測(cè)試。為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種板卡的測(cè)試方法，所述方法包括如下步驟A、設(shè)置對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的測(cè)試內(nèi)容；B、根據(jù)所述測(cè)試內(nèi)容獲取所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的相關(guān)數(shù)據(jù)和/或信號(hào)；C、根據(jù)所述數(shù)據(jù)和/或信號(hào)對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯進(jìn)行測(cè)試。根據(jù)所述的測(cè)試方法，所述步驟A包括Al、所述板卡的主機(jī)和/或寄存器設(shè)置需要跟蹤的所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)；所述步驟B包括BI、根據(jù)所述需要跟蹤的所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)采集對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)；
B2、將采集到所述對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)傳送到所述主機(jī)；所述步驟C包括Cl、所述主機(jī)對(duì)采集到所述對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)進(jìn)行分析，獲得所述現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的測(cè)試結(jié)果信息；或者所述步驟A包括A2、所述板卡的主機(jī)設(shè)置測(cè)試所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)處理能力的測(cè)試內(nèi)容以及模擬測(cè)試數(shù)據(jù)源；所述步驟B包括B2、所述主機(jī)根據(jù)所述模擬測(cè)試數(shù)據(jù)源生成模擬數(shù)據(jù)，并將所述模擬數(shù)據(jù)傳送到所述現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯；
所述步驟C包括C2、所述現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯根據(jù)所述模擬數(shù)據(jù)生成模擬測(cè)試數(shù)據(jù)，并將所述模擬測(cè)試數(shù)據(jù)返回所述主機(jī)。根據(jù)所述的測(cè)試方法，在所述步驟Al中所述板卡的主機(jī)和/或寄存器設(shè)置需要跟蹤的所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)的采集深度；在所述步驟BI中根據(jù)所述采集深度采集所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)；在所述步驟A2中通過選擇所述主機(jī)的控制臺(tái)選取所述模擬測(cè)試源；或者通過選擇外部數(shù)據(jù)源選取所述模擬測(cè)試源。根據(jù)所述的測(cè)試方法，所述步驟C之后包括D、在所述主機(jī)上顯示對(duì)所述現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯進(jìn)行測(cè)試的結(jié)果信息。根據(jù)所述的測(cè)試方法，所述主機(jī)為所述板卡的遠(yuǎn)程主機(jī)；所述板卡為具有PCIE接口的現(xiàn)場(chǎng)可編程門陣列板卡。為了實(shí)現(xiàn)本發(fā)明的另一發(fā)明目的，本發(fā)明還提供了一種板卡的測(cè)試系統(tǒng)，所述系統(tǒng)還包括設(shè)置模塊，用于設(shè)置對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的測(cè)試內(nèi)容；獲取模塊，用于根據(jù)所述測(cè)試內(nèi)容獲取所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的相關(guān)數(shù)據(jù)和/或信號(hào)；測(cè)試模塊，用于根據(jù)所述數(shù)據(jù)和/或信號(hào)對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯進(jìn)行測(cè)試。根據(jù)所述的測(cè)試系統(tǒng)，所述測(cè)試系統(tǒng)包括所述板卡的主機(jī)和/或寄存器，所述設(shè)置模塊設(shè)置于所述主機(jī)和/或寄存器上；所述主機(jī)和/或寄存器通過所述設(shè)置模塊設(shè)置需要跟蹤的所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)；所述獲取模塊包括測(cè)試邏輯子模塊，用于根據(jù)所述需要跟蹤的所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)判斷需要采集的數(shù)據(jù)源數(shù)據(jù)；數(shù)據(jù)采集子模塊，用于根據(jù)所述測(cè)試邏輯子模塊判斷的所述需要采集的數(shù)據(jù)源數(shù)據(jù)采集對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)，并將采集到所述對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)傳送到所述主機(jī)；所述測(cè)試模塊包括
第一測(cè)試子模塊，設(shè)置于所述主機(jī)，用于對(duì)采集到所述對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)進(jìn)行分析，獲得所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的測(cè)試結(jié)果信息。根據(jù)所述的測(cè)試系統(tǒng)，所述測(cè)試系統(tǒng)包括主機(jī)，所述設(shè)置模塊設(shè)置于所述主機(jī)上；所述主機(jī)通過所述設(shè)置模塊設(shè)置測(cè)試所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)處理能力的測(cè)試內(nèi)容以及模擬測(cè)試數(shù)據(jù)源；所述獲取模塊包括數(shù)據(jù)生成子模塊，設(shè)置于所述主機(jī)上，用于根據(jù)所述模擬測(cè)試數(shù)據(jù)源生成模擬數(shù)據(jù)；傳送子模塊，設(shè)置于所述主機(jī)上，用于將所述模擬數(shù)據(jù)傳送到測(cè)試邏輯子模塊； 所述測(cè)試模塊包括測(cè)試邏輯子模塊，用于將所述模擬數(shù)據(jù)傳送到所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯；并接收所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯根據(jù)所述模擬數(shù)據(jù)生成并返回的模擬測(cè)試數(shù)據(jù)；以及將所述模擬測(cè)試數(shù)據(jù)傳送到數(shù)據(jù)采集子模塊；數(shù)據(jù)采集子模塊，用于將所述模擬測(cè)試數(shù)據(jù)返回所述主機(jī)。根據(jù)所述的測(cè)試系統(tǒng)，所述主機(jī)和/或寄存器通過所述設(shè)置模塊設(shè)置需要跟蹤的所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)的采集深度；所述數(shù)據(jù)采集子模塊根據(jù)所述采集深度采集所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)。根據(jù)所述的測(cè)試系統(tǒng)，所述測(cè)試系統(tǒng)還包括顯示模塊，設(shè)置于所述主機(jī)上，用于顯示對(duì)所述現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯進(jìn)行測(cè)試的相關(guān)信息；所述主機(jī)為所述板卡的遠(yuǎn)程主機(jī)；所述板卡為具有PCIE接口的現(xiàn)場(chǎng)可編程門陣列板卡。本發(fā)明通過設(shè)置對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的測(cè)試內(nèi)容；接著根據(jù)所述測(cè)試內(nèi)容獲取所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的相關(guān)數(shù)據(jù)和/或信號(hào)；最后根據(jù)所述數(shù)據(jù)和/或信號(hào)對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯進(jìn)行測(cè)試，實(shí)現(xiàn)了根據(jù)用戶通過控制臺(tái)設(shè)置需要跟蹤的FPGA內(nèi)部信號(hào)或者模擬測(cè)試數(shù)據(jù)，對(duì)板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯進(jìn)行在線或者遠(yuǎn)程測(cè)試。另一方面用戶還可以通過控制臺(tái)設(shè)置跟蹤觸發(fā)條件以及信號(hào)采集深度，增強(qiáng)在線維護(hù)并且及時(shí)確定FPGA內(nèi)部邏輯是否存在錯(cuò)誤。


圖I是現(xiàn)有技術(shù)中提供的板卡的測(cè)試系統(tǒng)結(jié)構(gòu)示意圖；圖2是本發(fā)明第一實(shí)施例提供的板卡的測(cè)試系統(tǒng)結(jié)構(gòu)示意圖；圖3是本發(fā)明第二實(shí)施例提供的板卡的測(cè)試系統(tǒng)結(jié)構(gòu)示意圖；圖4是本發(fā)明第三實(shí)施例提供的板卡的測(cè)試系統(tǒng)結(jié)構(gòu)示意圖；圖5是本發(fā)明第四實(shí)施例提供的板卡的測(cè)試方法流程圖。
具體實(shí)施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。參見圖2，在本發(fā)明的第一實(shí)施例中，板卡的測(cè)試系統(tǒng)100包括設(shè)置模塊10，用于設(shè)置對(duì)板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的測(cè)試內(nèi)容；獲取模塊30，用于根據(jù)所述測(cè)試內(nèi)容獲取板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的相關(guān)數(shù)據(jù)和/或信號(hào)；測(cè)試模塊40，用于根據(jù)所述數(shù)據(jù)和/或信號(hào)對(duì)板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20進(jìn)行測(cè)試。在該實(shí)施例中，板卡的測(cè)試系統(tǒng)100包括設(shè)置模塊10、獲取模塊30以及測(cè)試模塊 40。其中，工程師可以通過設(shè)置模塊10設(shè)置需要對(duì)板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的測(cè)試內(nèi)容；例如需要根據(jù)的數(shù)據(jù)信號(hào)或者是具體的板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的數(shù)據(jù)處理能力的測(cè)試。然后，獲取模塊30可以根據(jù)工程師通過設(shè)置模塊10設(shè)置的測(cè)試內(nèi)容獲取板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的相關(guān)數(shù)據(jù)和/或信號(hào)。最后由測(cè)試模塊40根據(jù)所述數(shù)據(jù)和/或信號(hào)對(duì)板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20進(jìn)行測(cè)試，獲取相關(guān)的測(cè)試結(jié)果信息，幫助工程師了解板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20發(fā)生的錯(cuò)誤情況。該板卡的測(cè)試系統(tǒng)100在實(shí)驗(yàn)室情況或者是現(xiàn)場(chǎng)情況下均可以方便操作。參見圖3，在本發(fā)明的第二實(shí)施例中，測(cè)試系統(tǒng)100包括板卡的主機(jī)I和/或寄存器，設(shè)置模塊10設(shè)置于主機(jī)I和/或寄存器上；主機(jī)I和/或寄存器通過設(shè)置模塊10設(shè)置需要跟蹤的所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的數(shù)據(jù)源信號(hào)；獲取模塊30包括測(cè)試邏輯子模塊21，用于根據(jù)所述需要跟蹤的板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的數(shù)據(jù)源信號(hào)判斷需要采集的數(shù)據(jù)源數(shù)據(jù)；數(shù)據(jù)采集子模塊22，用于根據(jù)測(cè)試邏輯子模塊21判斷的所述需要采集的數(shù)據(jù)源數(shù)據(jù)采集對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)，并將采集到所述對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)傳送到主機(jī)I ;測(cè)試模塊40包括第一測(cè)試子模塊41，設(shè)置于主機(jī)1，用于對(duì)采集到所述對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)進(jìn)行分析，獲得板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的測(cè)試結(jié)果信息。在該實(shí)施例中，測(cè)試系統(tǒng)100包括板卡的主機(jī)1，工程師可以通過主機(jī)I的控制臺(tái)啟動(dòng)FPGA邏輯測(cè)試狀態(tài)，并可以通過主機(jī)I將測(cè)試數(shù)據(jù)源寫入到用戶邏輯進(jìn)行處理，再將處理過后的數(shù)據(jù)傳輸?shù)綔y(cè)試邏輯子模塊21，再到數(shù)據(jù)采集子模塊22后，通過PCIE (PCI-Express，最新的總線和接口標(biāo)準(zhǔn))接口輸出到主機(jī)I中的第一測(cè)試子模塊41進(jìn)行分析，判斷整個(gè)數(shù)據(jù)通路是否正常。也可以通過主機(jī)I界面設(shè)置其他要求跟蹤的信號(hào)，測(cè)試邏輯子模塊21根據(jù)板卡的寄存器設(shè)置選擇需要跟蹤的板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20，即用戶邏輯中的信號(hào)，并通過數(shù)據(jù)采集子模塊22對(duì)該跟蹤信號(hào)進(jìn)行采集后通過PCIE輸出到主機(jī)I的第一測(cè)試子模塊41進(jìn)行分析后，由主機(jī)I界面進(jìn)行顯示處理或者分析結(jié)果。還可以通過板卡的寄存器設(shè)置要求跟蹤的板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20內(nèi)部信號(hào)，測(cè)試邏輯子模塊21對(duì)信號(hào)進(jìn)行采集后將采樣電平信號(hào)或者數(shù)據(jù)信號(hào)在主機(jī)I的控制臺(tái)進(jìn)行顯示，方便工程師進(jìn)行分析。具體的，例如當(dāng)主機(jī)I要求測(cè)試板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的某一信號(hào)或者多個(gè)信號(hào)，將監(jiān)測(cè)的信號(hào)除了板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20正常控制外，同時(shí)也要將其輸入到獲取模塊30，獲取模塊30則根據(jù)主機(jī)I命令確定將監(jiān)測(cè)信號(hào)的高低電平狀態(tài)進(jìn)行存儲(chǔ)；而當(dāng)需要對(duì)數(shù)據(jù)進(jìn)行獲取時(shí)，數(shù)據(jù)可以再發(fā)送到板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的同時(shí)也傳輸?shù)将@取模塊30，而對(duì)于獲取模塊30則是根據(jù)主機(jī)I命令進(jìn)行將數(shù)據(jù)進(jìn)行存儲(chǔ)。優(yōu)選的，主機(jī)I和/或寄存器通過設(shè)置模塊10設(shè)置需要跟蹤的板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的數(shù)據(jù)源信號(hào)的采集深度；數(shù)據(jù)采集子模塊22根據(jù)所述采集深度采集所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的數(shù)據(jù)源信號(hào)。測(cè)試系統(tǒng)100還包括顯示模塊50，設(shè)置于主機(jī)I上，用于顯示對(duì)所述現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20進(jìn)行測(cè)試的相關(guān)信息；主機(jī)I為所述板卡的遠(yuǎn)程主機(jī)；并且所述板卡為具有PCIE接口的現(xiàn)場(chǎng)可編程門陣列板卡。主機(jī)I的操作通過主機(jī)I的控制臺(tái)實(shí)現(xiàn)。參見圖4，在本發(fā)明的第三實(shí)施例中，測(cè)試系統(tǒng)100包括主機(jī)1，設(shè)置模塊10設(shè)置于主機(jī)I上；主機(jī)I通過設(shè)置模塊10設(shè)置測(cè)試板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的數(shù) 據(jù)處理能力的測(cè)試內(nèi)容以及模擬測(cè)試數(shù)據(jù)源；獲取模塊30包括數(shù)據(jù)生成子模塊31，設(shè)置于主機(jī)I上，用于根據(jù)所述模擬測(cè)試數(shù)據(jù)源生成模擬數(shù)據(jù)；傳送子模塊32，設(shè)置于主機(jī)I上，用于將所述模擬數(shù)據(jù)傳送到測(cè)試邏輯子模塊21 ；測(cè)試模塊40包括測(cè)試邏輯子模塊21，用于將所述模擬數(shù)據(jù)傳送到板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20 ;并接收板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20根據(jù)所述模擬數(shù)據(jù)生成并返回的模擬測(cè)試數(shù)據(jù)；以及將所述模擬測(cè)試數(shù)據(jù)傳送到數(shù)據(jù)采集子模塊22 ；數(shù)據(jù)采集子模塊22，用于將所述模擬測(cè)試數(shù)據(jù)返回所述主機(jī)I。在該實(shí)施例中，如在實(shí)驗(yàn)環(huán)境中，只需對(duì)板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的數(shù)據(jù)處理過程進(jìn)行測(cè)試時(shí)，則首先通過主機(jī)I的控制臺(tái)設(shè)置測(cè)試板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20數(shù)據(jù)處理功能，該數(shù)據(jù)處理功能可以為板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20為對(duì)輸入的數(shù)據(jù)進(jìn)行濾波處理的功能。然后繼續(xù)設(shè)置模擬數(shù)據(jù)源測(cè)試；該模擬數(shù)據(jù)源測(cè)試可以為主機(jī)I的控制臺(tái)啟動(dòng)將主機(jī)I內(nèi)部存儲(chǔ)的固定數(shù)據(jù)源進(jìn)行測(cè)試。接著將各個(gè)寄存器設(shè)置完成后啟動(dòng)控制臺(tái)上的測(cè)試功能，主機(jī)I的數(shù)據(jù)生成子模塊31則產(chǎn)生模擬數(shù)據(jù)，傳送子模塊32通過PCIE接口傳輸?shù)綔y(cè)試邏輯子模塊21，測(cè)試邏輯子模塊21將數(shù)據(jù)傳輸?shù)桨蹇ǖ默F(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20進(jìn)行處理，板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20處理后產(chǎn)生的數(shù)據(jù)反饋回測(cè)試邏輯子模塊21，最后通過數(shù)據(jù)采集子模塊22將數(shù)據(jù)返回到主機(jī)I界面顯示。在本發(fā)明的一個(gè)實(shí)施例中，當(dāng)具有PCIE接口的FPGA板卡工作在實(shí)際環(huán)境中，由于環(huán)境或者其他外界因素，工程人員很難進(jìn)行實(shí)時(shí)跟蹤，導(dǎo)致調(diào)試?yán)щy，這時(shí)工程人員可以使用FPGA板卡的遠(yuǎn)程主機(jī)I的桌面對(duì)FPGA板卡的測(cè)試控制臺(tái)進(jìn)行監(jiān)測(cè)。如實(shí)際環(huán)境中需要測(cè)試FPGA板卡數(shù)據(jù)通路，通過控制臺(tái)設(shè)置選擇主機(jī)I的控制臺(tái)產(chǎn)生測(cè)試數(shù)據(jù)，或者選擇選擇外部數(shù)據(jù)源設(shè)備輸入的數(shù)據(jù)進(jìn)行數(shù)據(jù)處理。此外，還可以對(duì)選擇外部數(shù)據(jù)源設(shè)備輸入的數(shù)據(jù)進(jìn)行采集后返回的主機(jī)I進(jìn)行分析，或者作為模擬測(cè)試數(shù)據(jù)源，跟蹤數(shù)據(jù)通道處理采集。對(duì)外部數(shù)據(jù)源設(shè)備產(chǎn)生的數(shù)據(jù)進(jìn)行采集時(shí)，主機(jī)I采集數(shù)據(jù)源數(shù)據(jù)時(shí)，通過主機(jī)I的控制臺(tái)設(shè)置獲取數(shù)據(jù)源功能，將各個(gè)寄存器設(shè)置完成后啟動(dòng)控制臺(tái)上的測(cè)試功能，則主機(jī)I通過PCIE接口使能測(cè)試邏輯中的截取數(shù)據(jù)源功能，測(cè)試邏輯將截取數(shù)據(jù)源數(shù)據(jù)傳輸?shù)綌?shù)據(jù)采集子模塊22，數(shù)據(jù)采集子模塊22將數(shù)據(jù)通過PCIE接口返回到主機(jī)I界面進(jìn)行顯示記錄。該板卡的測(cè)試系統(tǒng)100還連接于數(shù)據(jù)源70和外圍設(shè)備60，可以通過數(shù)據(jù)源70和外圍設(shè)備60獲取模擬測(cè)試數(shù)據(jù)。在上述多個(gè)實(shí)施例中，測(cè)試系統(tǒng)100的多個(gè)模塊可以是軟件單元，硬件單元或軟硬件結(jié)合單元。
參見圖5，在本發(fā)明的一種板卡的測(cè)試方法，所述方法包括如下步驟步驟S501中，設(shè)置對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的測(cè)試內(nèi)容；該步驟由設(shè)置模塊10實(shí)現(xiàn)。步驟S502中，根據(jù)所述測(cè)試內(nèi)容獲取所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的相關(guān)數(shù)據(jù)和/或信號(hào)；該步驟由獲取模塊30實(shí)現(xiàn)。步驟S503中，根據(jù)所述數(shù)據(jù)和/或信號(hào)對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20進(jìn)行測(cè)試；該步驟由測(cè)試模塊40實(shí)現(xiàn)。在該實(shí)施例中，通過設(shè)置模塊10設(shè)置對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的測(cè)試內(nèi)容；獲取模塊30根據(jù)所述測(cè)試內(nèi)容獲取所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的相關(guān)數(shù)據(jù)和/或信號(hào)；測(cè)試模塊40根據(jù)所述數(shù)據(jù)和/或信號(hào)對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20進(jìn)行測(cè)試；實(shí)現(xiàn)了對(duì)板卡的測(cè)試，方便工程師對(duì)板卡發(fā)生的問題的進(jìn)行定位，及時(shí)掌握板卡發(fā)生的錯(cuò)誤所在。在本發(fā)明的第六實(shí)施例中，所述步驟S501包括Al、所述板卡的主機(jī)I和/或寄存器設(shè)置需要跟蹤的板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的數(shù)據(jù)源信號(hào)；該步驟由設(shè)置模塊10實(shí)現(xiàn)。所述步驟S502包括BI、根據(jù)所述需要跟蹤的板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的數(shù)據(jù)源信號(hào)采集對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)；B2、將采集到所述對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)傳送到所述主機(jī)I ;B1和B2步驟由測(cè)試邏輯子模塊21和數(shù)據(jù)采集子模塊22實(shí)現(xiàn)。所述步驟S503包括Cl、主機(jī)I對(duì)采集到所述對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)進(jìn)行分析，獲得所述現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的測(cè)試結(jié)果信息；該步驟由第一測(cè)試子模塊41實(shí)現(xiàn)?；蛘咚霾襟ES501包括A2、所述板卡的主機(jī)I設(shè)置測(cè)試所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的數(shù)據(jù)處理能力的測(cè)試內(nèi)容以及模擬測(cè)試數(shù)據(jù)源；該步驟由設(shè)置模塊10實(shí)現(xiàn)。所述步驟502包括B2、所述主機(jī)I根據(jù)所述模擬測(cè)試數(shù)據(jù)源生成模擬數(shù)據(jù)，并將所述模擬數(shù)據(jù)傳送到所述現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20 ;該步驟由數(shù)據(jù)生成子模塊31和傳送子模塊32實(shí)現(xiàn)。所述步驟S503包括C2、所述現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20根據(jù)所述模擬數(shù)據(jù)生成模擬測(cè)試數(shù)據(jù)，并將所述模擬測(cè)試數(shù)據(jù)返回所述主機(jī)I。該步驟由測(cè)試邏輯子模塊21和數(shù)據(jù)采集子模塊22實(shí)現(xiàn)。在該實(shí)施例中，工程師可以由板卡的主機(jī)I通過其控制臺(tái)設(shè)置要求跟蹤的信號(hào)，將各個(gè)板卡的寄存器設(shè)置完成后，啟動(dòng)控制臺(tái)上的測(cè)試功能，然后通過PCIE接口將各個(gè)寄存器值傳送到，測(cè)試邏輯子模塊21則根據(jù)寄存器協(xié)議選擇要求的操作，例如設(shè)置模塊10設(shè)置要求跟蹤數(shù)據(jù)源信號(hào)，發(fā)送特定數(shù)據(jù)到測(cè)試邏輯子模塊21，測(cè)試邏輯子模塊21判斷出主機(jī)I要求采集數(shù)據(jù)源信號(hào)，則將數(shù)據(jù)源數(shù)據(jù)直接傳輸?shù)綌?shù)據(jù)采集子模塊22，同時(shí)數(shù)據(jù)采集子模塊22將數(shù)據(jù)通過PCIE接口將數(shù)據(jù)傳輸?shù)街鳈C(jī)I進(jìn)行記錄。整個(gè)過程中，數(shù)據(jù)采集子模塊22接收數(shù)據(jù)源的速度和向主機(jī)I發(fā)送PCIE數(shù)據(jù)的速度達(dá)到匹配，則僅需要很小的FPGA資源進(jìn)行數(shù)據(jù)存儲(chǔ)。而且需要在線邏輯分析儀進(jìn)行信號(hào)跟蹤，直接利用板卡本身的PCIE接 口完成主機(jī)I與FPGA的通信功能，因此其定位板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20速度快且準(zhǔn)確，方便工程師進(jìn)行操作。另一方面，還可以通過板卡對(duì)外部數(shù)據(jù)源設(shè)備數(shù)據(jù)進(jìn)行處理后的數(shù)據(jù)進(jìn)行采集。當(dāng)主機(jī)I要求采集實(shí)際數(shù)據(jù)源下用戶邏輯處理后的數(shù)據(jù)，則通過設(shè)置模塊10設(shè)置測(cè)試板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的數(shù)據(jù)處理功能，然后將模擬數(shù)據(jù)源測(cè)試設(shè)置為無效，將各個(gè)寄存器設(shè)置完成后啟動(dòng)主機(jī)I控制臺(tái)上的測(cè)試功能。而測(cè)試邏輯子模塊21接收到主機(jī)I命令后，直接讀取板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20處理后的有效數(shù)據(jù)，并將其傳輸?shù)綌?shù)據(jù)采集子模塊22，通過數(shù)據(jù)采集子模塊22將數(shù)據(jù)返回到主機(jī)I界面進(jìn)行顯示記錄。在本發(fā)明的一個(gè)實(shí)施例中，在所述步驟Al中所述板卡的主機(jī)I和/或寄存器設(shè)置需要跟蹤的所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的數(shù)據(jù)源信號(hào)的采集深度；在所述步驟BI中根據(jù)所述采集深度采集所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20的數(shù)據(jù)源信號(hào)；或者在所述步驟A2中通過選擇所述主機(jī)I的控制臺(tái)選取所述模擬測(cè)試源；或者通過選擇外部數(shù)據(jù)源選取所述模擬測(cè)試源。在該實(shí)施例中，可以對(duì)信號(hào)的觸發(fā)采集控制，因?yàn)閷?duì)信號(hào)的實(shí)時(shí)采集會(huì)產(chǎn)生很多不必要的數(shù)據(jù)，通過觸發(fā)條件對(duì)跟蹤信號(hào)進(jìn)行選擇性的采集，或者為了采集某個(gè)臨界值，設(shè)置觸發(fā)條件，返回的數(shù)據(jù)更有參考價(jià)值。工程師可以根據(jù)其測(cè)試的需要具體設(shè)置觸發(fā)條件采集深度則可以根據(jù)觸發(fā)條件設(shè)置要求采集的數(shù)據(jù)量大小，因?yàn)閿?shù)據(jù)量越大帶來很多不必要分析的數(shù)據(jù)并且對(duì)系統(tǒng)內(nèi)部的資源消耗越大，通過同時(shí)設(shè)置觸發(fā)條件和采集深度，則可以幫助工程師選擇更加有價(jià)值的數(shù)據(jù)進(jìn)行分析。例如實(shí)際數(shù)據(jù)源下板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20處理后的數(shù)據(jù)，設(shè)置流程如下首先通過主機(jī)I的設(shè)置模塊10設(shè)置測(cè)試板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20數(shù)據(jù)處理功能，然后將模擬數(shù)據(jù)源測(cè)試設(shè)置為無效，采集深度為IK字節(jié)數(shù)據(jù)，采集條件設(shè)置為數(shù)據(jù)源數(shù)據(jù)在(1，100)范圍內(nèi)，將板卡的各個(gè)寄存器設(shè)置完成后啟動(dòng)控制臺(tái)上的測(cè)試功能，當(dāng)測(cè)試邏輯子模塊21接收到主機(jī)I啟動(dòng)命令后，直接讀取板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20處理后的有效數(shù)據(jù)，并與采集條件進(jìn)行比較，并將其傳輸?shù)綌?shù)據(jù)采集子模塊22，通過數(shù)據(jù)采集子模塊22將數(shù)據(jù)返回到主機(jī)I界面進(jìn)行顯示記錄，當(dāng)采集到符合條件的用戶數(shù)據(jù)個(gè)數(shù)為IK字節(jié)時(shí)，則停止整個(gè)測(cè)試功能。對(duì)于所述觸發(fā)條件可以設(shè)置為當(dāng)檢測(cè)到某個(gè)測(cè)試信號(hào)為I時(shí)開始對(duì)檢測(cè)信號(hào)進(jìn)行采集，也可以當(dāng)檢測(cè)到數(shù)據(jù)源為大于某一數(shù)據(jù)時(shí)開始時(shí)進(jìn)行數(shù)據(jù)采集。最后在所述主機(jī)I上顯示對(duì)所述現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯20進(jìn)行測(cè)試的結(jié)果信息。優(yōu)選的，主機(jī)I為所述板卡的遠(yuǎn)程主機(jī)，方便工程師進(jìn)行遠(yuǎn)程測(cè)試；而所述板卡為具有PCIE接口的現(xiàn)場(chǎng)可編程門陣列板卡。綜上所述，本發(fā)明通過設(shè)置對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的測(cè)試內(nèi)容；接著根據(jù)所述測(cè)試內(nèi)容獲取所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的相關(guān)數(shù)據(jù)和/或信號(hào)；最后根據(jù)所述數(shù)據(jù)和/或信號(hào)對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯進(jìn)行測(cè)試，實(shí)現(xiàn)了根據(jù)用戶通過控制臺(tái)設(shè)置需要跟蹤的FPGA內(nèi)部信號(hào)或者模擬測(cè)試數(shù)據(jù)，對(duì)板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯進(jìn)行在線或者遠(yuǎn)程測(cè)試。另一方面用戶還可以通過控制臺(tái)設(shè)置跟蹤觸發(fā)條件以及信號(hào)采集深度，增強(qiáng)在線維護(hù)并且及時(shí)確定FPGA內(nèi)部邏輯是否存在錯(cuò)誤。當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變 形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1.一種板卡的測(cè)試方法，其特征在于，所述方法包括如下步驟 A、設(shè)置對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的測(cè)試內(nèi)容； B、根據(jù)所述測(cè)試內(nèi)容獲取所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的相關(guān)數(shù)據(jù)和/或信號(hào); C、根據(jù)所述數(shù)據(jù)和/或信號(hào)對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯進(jìn)行測(cè)試。
2.根據(jù)權(quán)利要求I所述的測(cè)試方法，其特征在于，所述步驟A包括 Al、所述板卡的主機(jī)和/或寄存器設(shè)置需要跟蹤的所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)； 所述步驟B包括 BI、根據(jù)所述需要跟蹤的所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)采集對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)； B2、將采集到所述對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)傳送到所述主機(jī)； 所述步驟C包括 Cl、所述主機(jī)對(duì)采集到所述對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)進(jìn)行分析，獲得所述現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的測(cè)試結(jié)果信息；或者所述步驟A包括 A2、所述板卡的主機(jī)設(shè)置測(cè)試所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)處理能力的測(cè)試內(nèi)容以及模擬測(cè)試數(shù)據(jù)源； 所述步驟B包括 B2、所述主機(jī)根據(jù)所述模擬測(cè)試數(shù)據(jù)源生成模擬數(shù)據(jù)，并將所述模擬數(shù)據(jù)傳送到所述現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯； 所述步驟C包括 C2、所述現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯根據(jù)所述模擬數(shù)據(jù)生成模擬測(cè)試數(shù)據(jù)，并將所述模擬測(cè)試數(shù)據(jù)返回所述主機(jī)。
3.根據(jù)權(quán)利要求2所述的測(cè)試方法，其特征在于，在所述步驟Al中所述板卡的主機(jī)和/或寄存器設(shè)置需要跟蹤的所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)的采集深度； 在所述步驟BI中根據(jù)所述采集深度采集所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)； 在所述步驟A2中通過選擇所述主機(jī)的控制臺(tái)選取所述模擬測(cè)試源；或者通過選擇外部數(shù)據(jù)源選取所述模擬測(cè)試源。
4.根據(jù)權(quán)利要求I所述的測(cè)試方法，其特征在于，所述步驟C之后包括 D、在所述主機(jī)上顯示對(duì)所述現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯進(jìn)行測(cè)試的結(jié)果信息。
5.根據(jù)權(quán)利要求2所述的測(cè)試方法，其特征在于，所述主機(jī)為所述板卡的遠(yuǎn)程主機(jī)；所述板卡為具有PCIE接口的現(xiàn)場(chǎng)可編程門陣列板卡。
6.一種板卡的測(cè)試系統(tǒng)，其特征在于，所述系統(tǒng)還包括 設(shè)置模塊，用于設(shè)置對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的測(cè)試內(nèi)容； 獲取模塊，用于根據(jù)所述測(cè)試內(nèi)容獲取所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的相關(guān)數(shù)據(jù)和/或信號(hào)；測(cè)試模塊，用于根據(jù)所述數(shù)據(jù)和/或信號(hào)對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯進(jìn)行測(cè)試。
7.根據(jù)權(quán)利要求6所述的測(cè)試系統(tǒng)，其特征在于，所述測(cè)試系統(tǒng)包括所述板卡的主機(jī)和/或寄存器，所述設(shè)置模塊設(shè)置于所述主機(jī)和/或寄存器上；所述主機(jī)和/或寄存器通過所述設(shè)置模塊設(shè)置需要跟蹤的所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)； 所述獲取模塊包括 測(cè)試邏輯子模塊，用于根據(jù)所述需要跟蹤的所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)判斷需要采集的數(shù)據(jù)源數(shù)據(jù)； 數(shù)據(jù)采集子模塊，用于根據(jù)所述測(cè)試邏輯子模塊判斷的所述需要采集的數(shù)據(jù)源數(shù)據(jù)采集對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)，并將采集到所述對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)傳送到所述主機(jī)； 所述測(cè)試模塊包括 第一測(cè)試子模塊，設(shè)置于所述主機(jī)，用于對(duì)采集到所述對(duì)應(yīng)的數(shù)據(jù)源數(shù)據(jù)進(jìn)行分析，獲得所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的測(cè)試結(jié)果信息。
8.根據(jù)權(quán)利要求6所述的測(cè)試系統(tǒng)，其特征在于，所述測(cè)試系統(tǒng)包括主機(jī)，所述設(shè)置模塊設(shè)置于所述主機(jī)上；所述主機(jī)通過所述設(shè)置模塊設(shè)置測(cè)試所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)處理能力的測(cè)試內(nèi)容以及模擬測(cè)試數(shù)據(jù)源； 所述獲取模塊包括 數(shù)據(jù)生成子模塊，設(shè)置于所述主機(jī)上，用于根據(jù)所述模擬測(cè)試數(shù)據(jù)源生成模擬數(shù)據(jù)； 傳送子模塊，設(shè)置于所述主機(jī)上，用于將所述模擬數(shù)據(jù)傳送到測(cè)試邏輯子模塊； 所述測(cè)試模塊包括 測(cè)試邏輯子模塊，用于將所述模擬數(shù)據(jù)傳送到所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯；并接收所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯根據(jù)所述模擬數(shù)據(jù)生成并返回的模擬測(cè)試數(shù)據(jù)；以及將所述模擬測(cè)試數(shù)據(jù)傳送到數(shù)據(jù)采集子模塊； 數(shù)據(jù)采集子模塊，用于將所述模擬測(cè)試數(shù)據(jù)返回所述主機(jī)。
9.根據(jù)權(quán)利要求7所述的測(cè)試系統(tǒng)，其特征在于，所述主機(jī)和/或寄存器通過所述設(shè)置模塊設(shè)置需要跟蹤的所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)的采集深度； 所述數(shù)據(jù)采集子模塊根據(jù)所述采集深度采集所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的數(shù)據(jù)源信號(hào)。
10.根據(jù)權(quán)利要求7所述的測(cè)試系統(tǒng)法，其特征在于，所述測(cè)試系統(tǒng)還包括 顯示模塊，設(shè)置于所述主機(jī)上，用于顯示對(duì)所述現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯進(jìn)行測(cè)試的相關(guān)信息； 所述主機(jī)為所述板卡的遠(yuǎn)程主機(jī)； 所述板卡為具有PCIE接口的現(xiàn)場(chǎng)可編程門陣列板卡。
全文摘要
本發(fā)明適用于計(jì)算機(jī)技術(shù)領(lǐng)域，提供了一種板卡的測(cè)試方法及其系統(tǒng)，所述方法包括如下步驟A、設(shè)置對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的測(cè)試內(nèi)容；B、根據(jù)所述測(cè)試內(nèi)容獲取所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯的相關(guān)數(shù)據(jù)和/或信號(hào)；C、根據(jù)所述數(shù)據(jù)和/或信號(hào)對(duì)所述板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯進(jìn)行測(cè)試。以實(shí)現(xiàn)在線和/或遠(yuǎn)程對(duì)板卡的現(xiàn)場(chǎng)可編程門陣列內(nèi)部邏輯進(jìn)行測(cè)試。
文檔編號(hào)G01R31/3177GK102879732SQ201210341428
公開日2013年1月16日 申請(qǐng)日期2012年9月14日 優(yōu)先權(quán)日2012年9月14日
發(fā)明者汪艷婷 申請(qǐng)人:記憶科技(深圳)有限公司