專利名稱：一種用于測量數(shù)字存儲示波器的自動量程系統(tǒng)及測量方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字示波器技木，尤其涉及數(shù)字存儲示波器在測量變化波形時的處理技術(shù)，具體的講是ー種用于測量數(shù)字存儲示波器的自動量程系統(tǒng)及測量方法。
背景技術(shù)：
示波器的使用相對比較專業(yè)，觀察ー個波形需要調(diào)整一系列的操作，使用上不方便，并且使用示波器的客戶在使用示波器調(diào)整參數(shù)時容易出錯，或者不知道怎么調(diào)整參數(shù)。目前示波器基本是采用自動設(shè)置去針對波形調(diào)整參數(shù)，自動設(shè)置的時間較長，一般都需要2-3秒，并且多次自動設(shè)置波形時，還必須每次手動去按自動設(shè)置的按鍵并設(shè)置示波器的測量參數(shù)，操作與響應(yīng)都比較慢，在需要快速測量的場合時作用有限。例如在生產(chǎn)時需要對多個測試點做測試，每個測試點的電壓參數(shù)或頻率參數(shù)可能不同，如果用目前的方法對測試點進行測試時，要手動調(diào)整電壓檔位或時基檔位，或按自動設(shè)置，那就會嚴(yán)重影響生產(chǎn)效率，
鑒于此，有必要提供ー種快速自動測量變化的波形，自動設(shè)置示波器的測量參數(shù)，用戶用表筆測試測試點時，用戶不用做任何操作，示波器自動測量好電壓檔位或時基檔位，并調(diào)好合適的參數(shù)。讓波形以合適的大小和密度顯示，簡化用戶的操作，提高工作效率，用戶直接觀察示波器調(diào)整好的波形。

發(fā)明內(nèi)容
本發(fā)明提供ー種操作簡單、工作效率高、能快速自動測量變化的波形并自動調(diào)整測試參數(shù)的測量數(shù)字存儲示波器的自動量程系統(tǒng)及測量方法。本發(fā)明采用以下技術(shù)方案:一種用于測量數(shù)字存儲示波器的自動量程系統(tǒng)，包括:FPGA數(shù)據(jù)緩沖器、控制處理器、顯示器，還包括前端硬件電路，其中，
所述的前端硬件電路通過FPGA數(shù)據(jù)緩沖器與所述的控制處理器連接；
所述的控制處理器分別與所述的FPGA數(shù)據(jù)緩沖器、顯示器以及所述的前端硬件電路連接；
所述的前端硬件電路包括:
信號放大衰減電路，對采用到的模擬信號進行放大或衰減；
觸發(fā)比較器，對模擬信號進行比較，將產(chǎn)生的觸發(fā)信號送至FPGA數(shù)據(jù)緩沖器；
模數(shù)轉(zhuǎn)換器，將經(jīng)信號放大衰減電路的模擬信號轉(zhuǎn)換成數(shù)字信號，并將轉(zhuǎn)化后的數(shù)字信號發(fā)送至FPGA數(shù)據(jù)緩沖器。所述的信號放大衰減電路輸出端分別連接觸發(fā)比較器和模數(shù)轉(zhuǎn)換器的輸入端，所述的觸發(fā)比較器輸出端連接所述的FPGA數(shù)據(jù)緩沖器的輸入端，所述的模數(shù)轉(zhuǎn)換器的輸出端連接所述的FPGA數(shù)據(jù)緩沖器的輸入端。所述的控制處理器分別控制連接所述的觸發(fā)比較器和信號放大衰減電路的輸入端。
所述的FPGA數(shù)據(jù)緩沖器用于存儲模數(shù)轉(zhuǎn)換器產(chǎn)生的數(shù)字信號和觸發(fā)比較器產(chǎn)生的觸發(fā)信號，并將所述的數(shù)字信號和觸發(fā)信號發(fā)送至控制處理器。一種用于測量數(shù)字存儲示波器的自動量程測量方法，其自動量程測量方法包括以下步驟:
51.控制處理器對FPGA數(shù)據(jù)緩沖器傳輸?shù)臄?shù)據(jù)幀進行計算比對，得出峰峰值和周期值兩份直方圖數(shù)組；
52.控制處理器從步驟SI得到的峰峰值和周期值兩份直方圖數(shù)組中，篩選出標(biāo)準(zhǔn)峰峰值和標(biāo)準(zhǔn)周期值；
53.用標(biāo)準(zhǔn)峰峰值和標(biāo)準(zhǔn)周期值確定電壓檔位和時基檔位，對前端硬件電路進行控制并把合適的波形顯示在顯示屏上。所述的步驟SI中具體實現(xiàn)步驟如下:
SI I，初始零點電平位置；
S12，F(xiàn)PGA數(shù)據(jù)緩沖器傳輸一幀數(shù)據(jù)給控制處理器；
S13，控制處理器處理步驟S12中傳輸來的一幀數(shù)據(jù)，計算出這一幀數(shù)據(jù)的峰峰值和周期值；
S14，判斷計算的幀數(shù)是否達到設(shè)定值循環(huán)次數(shù)，達到則執(zhí)行步驟S15，未達到則返回步驟S12再次傳輸一幀數(shù)據(jù)給控制處理器；
S15，把達到設(shè)定值循環(huán)次數(shù)內(nèi)計算的峰峰值和周期值進行比對計算，得出峰峰值和周期值兩份直方圖數(shù)組。所述的步驟S2中標(biāo)準(zhǔn)峰峰值的篩選具體實現(xiàn)步驟如下:
對直方圖數(shù)組中的峰峰值按照從大到小的順序進行比對篩選，
S21，判斷最大峰峰值出現(xiàn)次數(shù)是否大于兩次，若出現(xiàn)的次數(shù)大于兩次，則把最大峰峰值作為標(biāo)準(zhǔn)峰峰值，之后執(zhí)行步驟S3 ;若出現(xiàn)的次數(shù)不大于兩次，則執(zhí)行步驟S22 ；
S22，判斷第二大峰峰值出現(xiàn)次數(shù)是否大于兩次，若出現(xiàn)的次數(shù)大于兩次，則把第二大峰峰值作為標(biāo)準(zhǔn)峰峰值，之后執(zhí)行步驟S3 ;若出現(xiàn)的次數(shù)不大于兩次，則執(zhí)行步驟S23 ；S23，以峰峰值從大到小的順序進行，直到判斷1/4的峰峰值出現(xiàn)次數(shù)是否大于兩次，若出現(xiàn)的次數(shù)大于兩次，則把相對于的峰峰值作為標(biāo)準(zhǔn)峰峰值，之后執(zhí)行步驟S3 ;若出現(xiàn)的次數(shù)不大于兩次，則把最大的峰峰值作為標(biāo)準(zhǔn)峰峰值，之后執(zhí)行步驟S3 ；
所述的步驟S2中標(biāo)準(zhǔn)周期值的篩選具體實現(xiàn)步驟如下:
對直方圖數(shù)組中的周期值按照從大到小的順序進行比對篩選，
S211，判斷最大周期值出現(xiàn)次數(shù)是否大于兩次，若出現(xiàn)的次數(shù)大于兩次，則把周期值作為標(biāo)準(zhǔn)周期值，之后執(zhí)行步驟S3 ;若出現(xiàn)的次數(shù)不大于兩次，則執(zhí)行步驟S212 ；
S212，判斷第二大周期值出現(xiàn)次數(shù)是否大于兩次，若出現(xiàn)的次數(shù)大于兩次，則把第二大周期值作為標(biāo)準(zhǔn)周期值，之后執(zhí)行步驟S3 ;若出現(xiàn)的次數(shù)不大于兩次，則執(zhí)行步驟S213 ；S213，以周期值從大到小的順序進行，直到判斷1/4的周期值出現(xiàn)次數(shù)是否大于兩次，若出現(xiàn)的次數(shù)大于兩次，則把相對于的周期值作為標(biāo)準(zhǔn)周期值，之后執(zhí)行步驟S3 ;若出現(xiàn)的次數(shù)不大于兩次，則把最大的周期值作為標(biāo)準(zhǔn)周期值，之后執(zhí)行步驟S3。所述的步驟S3中具體實現(xiàn)步驟如下:
S31，根據(jù)步驟S2中得到的標(biāo)準(zhǔn)峰峰值和標(biāo)準(zhǔn)周期值，得到觀看波形的電壓檔位和時基檔位，觸發(fā)電平為峰峰值的中點；
S32，控制電壓檔位和時基檔位；
S33，判斷是否退出自動量程，是則退出，否則返回步驟S12。本發(fā)明采用以上技術(shù)方案，通過前端硬件電路對采集到的模擬信號進行處理后存儲到FPGA數(shù)據(jù)緩沖器中，將存儲的數(shù)字幀傳輸給控制處理器，所述的控制處理器對數(shù)字幀進行比對計算，篩選出標(biāo)準(zhǔn)的峰峰值和標(biāo)準(zhǔn)的周期值，所述的控制處理器根據(jù)標(biāo)準(zhǔn)的峰峰值和標(biāo)準(zhǔn)的周期值，對前端硬件電路進行控制，對輸入的模擬信號進行放大或衰減，最后將波形顯示在顯示屏上，通過以上技術(shù)方案，在進行測試點測試時，只要將信號采集探頭放置測試點上，數(shù)字存儲示波器控制處理器對采集到的信號進行處理，篩選出的標(biāo)準(zhǔn)峰峰值和標(biāo)準(zhǔn)周期值，就會對前端電路信號進行控制，自動的調(diào)節(jié)電壓檔位和時基檔位，無需對示波器進行手動電壓檔位和時基檔位的調(diào)節(jié)，節(jié)省的時間，提供了工作效率，并且能快速的自動測量變化的波形。


現(xiàn)結(jié)合附圖對本發(fā)明做進ー步詳述:
圖1是本發(fā)明用于測量數(shù)字存儲示波器的自動量程系統(tǒng)示意 圖2是本發(fā)明用于測量數(shù)字存儲示波器的自動量程方法之流程 圖3是本發(fā)明用于測量數(shù)字存儲示波器的自動量程方法之生成直方圖數(shù)組流程 圖4是本發(fā)明用于測量數(shù)字存儲示波器的自動量程方法之標(biāo)準(zhǔn)峰峰值篩選流程 圖5是本發(fā)明用于測量數(shù)字存儲示波器的自動量程方法之標(biāo)準(zhǔn)周期值篩選流程 圖6是本發(fā)明用于測量數(shù)字存儲示波器的自動量程方法之檔位調(diào)節(jié)流程圖。
具體實施例方式請參閱圖1所示，一種用于測量數(shù)字存儲示波器的自動量程系統(tǒng)，包括:FPGA數(shù)據(jù)緩沖器3、控制處理器4、顯示器5，還包括前端硬件電路2，其中，
所述的前端硬件電路2輸出端與FPGA數(shù)據(jù)緩沖器3輸入端電性連接，所述的控制處理器4分別與所述的FPGA數(shù)據(jù)緩沖器3、顯示器5以及所述的前端硬件電路2輸入端電性連接;
所述的前端硬件電路2進ー步包括:
信號放大衰減電路21，用于對采用到的模擬信號進行放大或衰減；
觸發(fā)比較器23，根據(jù)所述信號放大衰減電路21輸入的信號和控制處理器4反饋的信號進行比較，產(chǎn)生觸發(fā)信號并送至FPGA數(shù)據(jù)緩沖器3 ；
模數(shù)轉(zhuǎn)換器22，用于將經(jīng)信號放大衰減電路21的模擬信號轉(zhuǎn)換成數(shù)字信號，并將轉(zhuǎn)化后的數(shù)字信號發(fā)送至FPGA數(shù)據(jù)緩沖器3。所述的信號放大衰減電路21輸出端分別連接觸發(fā)比較器23和模數(shù)轉(zhuǎn)換器22的輸入端，所述的觸發(fā)比較器23輸出端連接所述的FPGA數(shù)據(jù)緩沖器3的輸入端，所述的模數(shù)轉(zhuǎn)換器22的輸出端連接所述的FPGA數(shù)據(jù)緩沖器3的輸入端。所述的控制處理器4分別控制連接所述的觸發(fā)比較器23和信號放大衰減電路21的輸入端。
所述的FPGA數(shù)據(jù)緩沖器3用于存儲模數(shù)轉(zhuǎn)換器22產(chǎn)生的數(shù)字信號和觸發(fā)比較器23產(chǎn)生的觸發(fā)信號，并將所述的數(shù)字信號和觸發(fā)信號發(fā)送至控制處理器4。如圖1所示，將采集到的模擬信號I送至前端硬件電路2之信號放大衰減電路21中，經(jīng)信號放大衰減電路21放大或衰減的信號再經(jīng)模數(shù)轉(zhuǎn)換器22轉(zhuǎn)換后將數(shù)字信號存儲在FPGA數(shù)據(jù)緩沖器3中，控制處理器4提起FPGA數(shù)據(jù)緩沖器3中的數(shù)據(jù)幀，對FPGA數(shù)據(jù)緩沖器3傳輸?shù)臄?shù)據(jù)幀進行計算比對，得出峰峰值和周期值兩份直方圖數(shù)組；從得到的峰峰值和周期值兩份直方圖數(shù)組中，篩選出標(biāo)準(zhǔn)峰峰值和標(biāo)準(zhǔn)周期值；用標(biāo)準(zhǔn)峰峰值和標(biāo)準(zhǔn)周期值確定電壓檔位和時基檔位，對前端硬件電路2進行控制并把波形顯示在顯示器5上。本實施例中，模數(shù)轉(zhuǎn)換器22電壓輸入范圍為0-1V，所以模擬信號I經(jīng)信號放大衰減電路21后會被放大或衰減到O-1V之間，同時為了實現(xiàn)更高的測量精度，一般信號會被放大或衰減到0.2-0.Sv之間。實際上觸發(fā)比較器23輸出的波形是數(shù)字邏輯波形，是一個方波，F(xiàn)PGA數(shù)據(jù)緩沖器3根據(jù)方波的占空比確定觸發(fā)的位置。比如一個5V的正弦波，觸發(fā)電平調(diào)在4V，那么這個正弦波高于4V的就是高電平，低于4V的就會是低電平，表現(xiàn)出來就是一個方波。而控制處理器4控制觸發(fā)比較器23就是控制觸發(fā)比較器23的比較電平。觸發(fā)電平是設(shè)置在標(biāo)準(zhǔn)峰峰值的一半。具體是控制處理器4通過SPI協(xié)議控制觸發(fā)比較器23的輸入電平?？刂菩盘柗糯笏p電路21也是相同的處理方式，當(dāng)采集到的模擬信號I電壓過大，控制處理器4通過SPI協(xié)議，控制信號放大衰減電路21調(diào)高電壓檔位提高衰減倍率。當(dāng)采集到的模擬信號I電壓過小，控制處理器4通過SPI協(xié)議，控制信號放大衰減電路21調(diào)低電壓檔位提高放大倍率。請查閱圖2-6之一所示，一種用于測量數(shù)字存儲示波器的自動量程測量方法，其自動測量方法包括以下步驟:s1.控制處理器對FPGA數(shù)據(jù)緩沖器傳輸?shù)臄?shù)據(jù)幀進行計算比對，得出峰峰值和周期值兩份直方圖數(shù)組；
SI I，初始零點電平位置；
S12，F(xiàn)PGA數(shù)據(jù)緩沖器傳輸一幀數(shù)據(jù)給控制處理器；
S13，控制處理器處理步驟S12中傳輸來的一幀數(shù)據(jù)，計算出這一幀數(shù)據(jù)的峰峰值和周期值；
S14，判斷計算的幀數(shù)是否達到設(shè)定值循環(huán)次數(shù)，達到則執(zhí)行步驟S15，未達到則返回步驟S12再次傳輸一幀數(shù)據(jù)給控制處理器；
S15，把達到設(shè)定值循環(huán)次數(shù)內(nèi)計算的峰峰值和周期值進行比對計算，得出峰峰值和周期值兩份直方圖數(shù)組。S2.控制處理器從步驟SI得到的峰峰值和周期值兩份直方圖數(shù)組中，篩選出標(biāo)準(zhǔn)峰峰值和標(biāo)準(zhǔn)周期值；
對直方圖數(shù)組中的峰峰值按照從大到小的順序進行比對篩選，
S21，判斷最大峰峰值出現(xiàn)次數(shù)是否大于兩次，若出現(xiàn)的次數(shù)大于兩次，則把最大峰峰值作為標(biāo)準(zhǔn)峰峰值，之后執(zhí)行步驟S3 ;若出現(xiàn)的次數(shù)不大于兩次，則執(zhí)行步驟S22 ；
S22，判斷第二大峰峰值出現(xiàn)次數(shù)是否大于兩次，若出現(xiàn)的次數(shù)大于兩次，則把第二大峰峰值作為標(biāo)準(zhǔn)峰峰值，之后執(zhí)行步驟S3 ;若出現(xiàn)的次數(shù)不大于兩次，則執(zhí)行步驟S23 ；S23，以峰峰值從大到小的順序進行，直到判斷1/4的峰峰值出現(xiàn)次數(shù)是否大于兩次，若出現(xiàn)的次數(shù)大于兩次，則把相對應(yīng)的峰峰值作為標(biāo)準(zhǔn)峰峰值，之后執(zhí)行步驟S3 ;若出現(xiàn)的次數(shù)不大于兩次，則把最大的峰峰值作為標(biāo)準(zhǔn)峰峰值，之后執(zhí)行步驟S3 ；
對直方圖數(shù)組中的周期值按照從大到小的順序進行比對篩選，
S211，判斷最大周期值出現(xiàn)次數(shù)是否大于兩次，若出現(xiàn)的次數(shù)大于兩次，則把周期值作為標(biāo)準(zhǔn)周期值，之后執(zhí)行步驟S3 ;若出現(xiàn)的次數(shù)不大于兩次，則執(zhí)行步驟S212 ；
S212，判斷第二大周期值出現(xiàn)次數(shù)是否大于兩次，若出現(xiàn)的次數(shù)大于兩次，則把第二大周期值作為標(biāo)準(zhǔn)周期值，之后執(zhí)行步驟S3 ;若出現(xiàn)的次數(shù)不大于兩次，則執(zhí)行步驟S213 ；S213，以周期值從大到小的順序進行，直到判斷1/4的周期值出現(xiàn)次數(shù)是否大于兩次，若出現(xiàn)的次數(shù)大于兩次，則把相對應(yīng)的周期值作為標(biāo)準(zhǔn)周期值，之后執(zhí)行步驟S3 ;若出現(xiàn)的次數(shù)不大于兩次，則把最大的周期值作為標(biāo)準(zhǔn)周期值，之后執(zhí)行步驟S3。S3.用標(biāo)準(zhǔn)峰峰值和標(biāo)準(zhǔn)周期值確定電壓檔位和時基檔位，對前端硬件電路進行控制并把波形顯示在顯示器上。S31，根據(jù)步驟S2中得到的標(biāo)準(zhǔn)峰峰值和標(biāo)準(zhǔn)周期值，得到觀看波形的電壓檔位和時基檔位，觸發(fā)電平為峰峰值的中點；
S32，控制電壓檔位和時基檔位；
S33，判斷是否退出自動量程，是則退出，否則返回步驟S12。盡管結(jié)合優(yōu)選實施方案具體展示和介紹了本專利，但所屬領(lǐng)域的技術(shù)人員應(yīng)該明白，在不脫離所附權(quán)利要求書所限定的本發(fā)明的精神和范圍內(nèi)，在形式上和細(xì)節(jié)上可以對本發(fā)明做出各種變化，均為本發(fā)明的保護范圍。
權(quán)利要求
1.一種用于測量數(shù)字存儲示波器的自動量程系統(tǒng)，包括=FPGA數(shù)據(jù)緩沖器、控制處理器、顯示器，其特征在于:其還包括前端硬件電路，其中， 所述的前端硬件電路通過FPGA數(shù)據(jù)緩沖器與所述的控制處理器連接； 所述的控制處理器分別與所述的FPGA數(shù)據(jù)緩沖器、顯示器以及所述的前端硬件電路連接； 所述的前端硬件電路包括: 信號放大衰減電路，對采用到的模擬信號進行放大或衰減； 觸發(fā)比較器，對模擬信號 進行比較，將產(chǎn)生的觸發(fā)信號送至FPGA數(shù)據(jù)緩沖器； 模數(shù)轉(zhuǎn)換器，將經(jīng)信號放大衰減電路的模擬信號轉(zhuǎn)換成數(shù)字信號，并將轉(zhuǎn)化后的數(shù)字信號發(fā)送至FPGA數(shù)據(jù)緩沖器，所述的信號放大衰減電路輸出端分別連接觸發(fā)比較器和模數(shù)轉(zhuǎn)換器的輸入端，所述的觸發(fā)比較器輸出端連接所述的FPGA數(shù)據(jù)緩沖器的輸入端，所述的模數(shù)轉(zhuǎn)換器的輸出端連接所述的FPGA數(shù)據(jù)緩沖器的輸入端。
2.根據(jù)權(quán)利要求1所述的ー種用于測量數(shù)字存儲示波器的自動量程系統(tǒng)，其特征在干:所述的控制處理器分別控制連接所述的觸發(fā)比較器和信號放大衰減電路的輸入端。
3.根據(jù)權(quán)利要求1所述的ー種用于測量數(shù)字存儲示波器的自動量程系統(tǒng)，其特征在于:所述的FPGA數(shù)據(jù)緩沖器用于存儲模數(shù)轉(zhuǎn)換器產(chǎn)生的數(shù)字信號和觸發(fā)比較器產(chǎn)生的觸發(fā)信號，并將所述的數(shù)字信號和觸發(fā)信號發(fā)送至控制處理器。
4.根據(jù)權(quán)利要求1所述的用于測量數(shù)字存儲示波器的自動量程測量方法，其特征在于:其自動量程測量方法，包括以下步驟:制處理器對FPGA數(shù)據(jù)緩沖器傳輸?shù)臄?shù)據(jù)幀進行計算比對，得出峰峰值和周期值兩份直方圖數(shù)組；制處理器從步驟SI得到的峰峰值和周期值兩份直方圖數(shù)組中，篩選出標(biāo)準(zhǔn)峰峰值和標(biāo)準(zhǔn)周期值；標(biāo)準(zhǔn)峰峰值和標(biāo)準(zhǔn)周期值確定電壓檔位和時基檔位，對前端硬件電路進行控制并把合適的波形顯示在顯示屏上。
5.根據(jù)權(quán)利要求4所述的用于測量數(shù)字存儲示波器的自動量程測量方法，其特征在于:所述的步驟SI中具體實現(xiàn)步驟如下: SI I，初始零點電平位置； S12，F(xiàn)PGA數(shù)據(jù)緩沖器傳輸ー幀數(shù)據(jù)給控制處理器； S13，控制處理器處理步驟S12中傳輸來的一幀數(shù)據(jù)，計算出這ー幀數(shù)據(jù)的峰峰值和周期值； S14，判斷計算的幀數(shù)是否達到設(shè)定值循環(huán)次數(shù)，達到則執(zhí)行步驟S15，未達到則返回步驟S12再次傳輸ー幀數(shù)據(jù)給控制處理器； S15，把達到設(shè)定值循環(huán)次數(shù)內(nèi)計算的峰峰值和周期值進行比對計算，得出峰峰值和周期值兩份直方圖數(shù)組。
6.根據(jù)權(quán)利要求4所述的ー種用于測量數(shù)字存儲示波器的自動量程測量方法，其特征在于:所述的步驟S2中標(biāo)準(zhǔn)峰峰值的篩選具體實現(xiàn)步驟如下: 對直方圖數(shù)組中的峰峰值按照從大到小的順序進行比對篩選， S21，判斷最大峰峰值出現(xiàn)次數(shù)是否大于兩次，若出現(xiàn)的次數(shù)大于兩次，則把最大峰峰值作為標(biāo)準(zhǔn)峰峰值，之后執(zhí)行步驟S3 ;若出現(xiàn)的次數(shù)不大于兩次，則執(zhí)行步驟S22 ； S22，判斷第二大峰峰值出現(xiàn)次數(shù)是否大于兩次，若出現(xiàn)的次數(shù)大于兩次，則把第二大峰峰值作為標(biāo)準(zhǔn)峰峰值，之后執(zhí)行步驟S3 ;若出現(xiàn)的次數(shù)不大于兩次，則執(zhí)行步驟S23 ；S23，以峰峰值從大到小的順序進行，直到判斷1/4的峰峰值出現(xiàn)次數(shù)是否大于兩次，若出現(xiàn)的次數(shù)大于兩次，則把相對于的峰峰值作為標(biāo)準(zhǔn)峰峰值，之后執(zhí)行步驟S3 ;若出現(xiàn)的次數(shù)不大于兩次，則把最大的峰峰值作為標(biāo)準(zhǔn)峰峰值，之后執(zhí)行步驟S3 ； 所述的步驟S2中標(biāo)準(zhǔn)周期值的篩選具體實現(xiàn)步驟如下: 對直方圖數(shù)組中的周期值按照從大到小的順序進行比對篩選， S211，判斷最大周期值出現(xiàn)次數(shù)是否大于兩次，若出現(xiàn)的次數(shù)大于兩次，則把周期值作為標(biāo)準(zhǔn)周期值，之后執(zhí)行步驟S3 ;若出現(xiàn)的次數(shù)不大于兩次，則執(zhí)行步驟S212 ；S212，判斷第二大周期值出現(xiàn)次數(shù)是否大于兩次，若出現(xiàn)的次數(shù)大于兩次，則把第二大周期值作為標(biāo)準(zhǔn)周期值，之后執(zhí)行步驟S3 ;若出現(xiàn)的次數(shù)不大于兩次，則執(zhí)行步驟S213 ；S213，以周期值從大到小的順序進行，直到判斷1/4的周期值出現(xiàn)次數(shù)是否大于兩次，若出現(xiàn)的次數(shù)大于兩次，則把相對于的周期值作為標(biāo)準(zhǔn)周期值，之后執(zhí)行步驟S3 ;若出現(xiàn)的次數(shù)不大于兩次，則把最大的周期值作為標(biāo)準(zhǔn)周期值，之后執(zhí)行步驟S3。
7.根據(jù)權(quán)利要求4所述的一種用于測量數(shù)字存儲示波器的自動量程測量方法，其特征在于:所述的步驟S3中具體實現(xiàn)步驟如下: S31，根據(jù)步驟S2中得到的標(biāo)準(zhǔn)峰峰值和標(biāo)準(zhǔn)周期值，得到觀看波形的電壓檔位和時基檔位，觸發(fā)電平為峰峰值的中點； S32，控制電壓檔位和時基檔位； S33，判斷是否退出自動量程，是則退出，否則返回步驟S12。
全文摘要
本發(fā)明公開了一種用于測量數(shù)字存儲示波器的自動量程系統(tǒng)，所述的前端硬件電路通過FPGA數(shù)據(jù)緩沖器與所述的控制處理器連接；所述的控制處理器分別與所述的FPGA數(shù)據(jù)緩沖器、顯示器以及所述的前端硬件電路連接；其測量方法步驟S1.控制處理器對FPGA數(shù)據(jù)緩沖器傳輸?shù)臄?shù)據(jù)幀進行計算比對，得出峰峰值和周期值兩份直方圖數(shù)組；S2.控制處理器從步驟S1得到的峰峰值和周期值兩份直方圖數(shù)組中，篩選出標(biāo)準(zhǔn)峰峰值和標(biāo)準(zhǔn)周期值；S3.用標(biāo)準(zhǔn)峰峰值和標(biāo)準(zhǔn)周期值確定電壓檔位和時基檔位，對前端硬件電路進行控制并把合適的波形顯示在顯示屏上。本發(fā)明中示波器自動調(diào)節(jié)電壓檔位和時基檔位，節(jié)省的時間，提供了工作效率，并且能快速的自動測量變化的波形。
文檔編號G01R15/09GK103116053SQ20131003833
公開日2013年5月22日 申請日期2013年1月31日 優(yōu)先權(quán)日2013年1月31日
發(fā)明者湯克明, 吳朝榮, 薛增鑫, 陳煥洵 申請人:福建利利普光電科技有限公司