用于3d-tsv銅互連材料力學(xué)性能測(cè)試的原位拉伸試樣的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種用于3D-TSV銅互連材料力學(xué)性能測(cè)試的原位拉伸試樣，所述試樣包括試樣部分，固定部分和用于夾持試樣的夾持部分，所述的試樣部分是在硅通孔中形成的圓形金屬柱；所述的固定部分為有固定槽的電鍍金屬；所述的夾持部分為帶有定位孔和帶網(wǎng)狀支撐結(jié)構(gòu)的金屬框架。試樣與實(shí)際生產(chǎn)中TSV-Cu互連材料主體尺寸基本相同，與實(shí)際應(yīng)用中TSV-Cu互連材料的成型工藝與結(jié)構(gòu)相同，試樣受力方向與銅柱的生長(zhǎng)方向一致。能與TSV-Cu材料在實(shí)際中的受力情況很好的匹配。
【專利說(shuō)明】用于3D-TSV銅互連材料力學(xué)性能測(cè)試的原位拉伸試樣
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及的是一種測(cè)試技術(shù)的拉伸試樣，具體說(shuō)，涉及一種用微加工工藝和犧 牲層工藝測(cè)試3D封裝中TSV銅材料的力學(xué)性能原位拉伸試樣。
【背景技術(shù)】
[0002]目前，基于TSV (Through Silicon Vias，硅通孔)的3D封裝技術(shù)非常受人關(guān)注。 這是由于其相對(duì)于傳統(tǒng)的導(dǎo)線連接來(lái)說(shuō)，可以很大程度上減少電阻和反饋時(shí)間，并能提高 IC的集成密度和降低微器件內(nèi)部熱量。TSV為微電子器件性能的改進(jìn)提供了很大的潛力空 間。這對(duì)整個(gè)IC甚至整個(gè)微電子行業(yè)發(fā)展來(lái)說(shuō)，都有很重大的意義。在微電子行業(yè)中，由 于結(jié)構(gòu)尺寸和制備工藝與宏觀材料上的差別，材料的性能是與宏觀材料有所不同。3D封裝 中TSV銅的制備方法與薄膜材料相比也是有差別的，所以薄膜的力學(xué)參數(shù)也是不能完全取 代原位材料的力學(xué)性能的。
[0003]目前針對(duì)微觀材料力學(xué)測(cè)試方法大多基于納米壓痕和單軸拉伸方法，納米壓痕是 通過(guò)對(duì)測(cè)試材料納米硬度,再通過(guò)加載一卸載曲線之間的關(guān)系間接的來(lái)計(jì)算出試樣的一部 分力學(xué)性能，一般只能求出楊氏模量。
[0004]單軸拉伸法是一種試樣制備工藝相對(duì)簡(jiǎn)單，測(cè)試數(shù)據(jù)易于獲取的材料性能測(cè)試方 法。目前針對(duì)微觀材料來(lái)說(shuō)，單軸拉伸法的應(yīng)用是非常普遍的。例如專利CN202133586U中 所介紹的用于透射電鏡的原位力、電性能單軸拉伸試樣桿。其力學(xué)測(cè)試就是應(yīng)用單軸拉伸 方法。通過(guò)驅(qū)動(dòng)器對(duì)拉伸試樣施加載荷，用圖像位標(biāo)法或壓敏電阻和惠斯通橋來(lái)記錄位移。 經(jīng)過(guò)計(jì)算，就可以得到試樣的應(yīng)力一應(yīng)變曲線了。此專利與其它的薄膜單軸拉伸方法都只 能對(duì)電鍍或沉積的薄膜材料做力學(xué)測(cè)試，而不能應(yīng)用于圓柱形材料的測(cè)試。
[0005]中國(guó)專利
【發(fā)明者】丁桂甫, 王慧穎, 程萍, 汪紅, 戴旭涵, 顧挺 申請(qǐng)人:上海交通大學(xué)