電容放電測試儀的制作方法
【專利摘要】本發(fā)明提供一種電容放電測試儀，具有箱體結(jié)構(gòu)，包括：電源開關(guān)；以及與該電源開關(guān)連接的電源電路及執(zhí)行電路；控制電路；與控制電路連接的采樣電路一端及人機(jī)接口。該電容放電測試儀可以準(zhǔn)確的在峰值處斷開繼電器；采用了輸出電阻大于100MΩ可以用于檢測不同的外部被測設(shè)備。本發(fā)明同時還提供一種電容放電測試儀測試方法，其包括步驟1：記錄外部被測設(shè)備所接外部電壓周期及峰值；步驟2：在零點時延時斷開；步驟3：在該放電電壓降至峰值37%時記錄時刻t1；步驟4：在該放電電壓降至60V時記錄時刻t2；步驟5：分別在不同時刻記錄放電電壓值；步驟6：檢測結(jié)束，顯示檢測結(jié)果。
【專利說明】電容放電測試儀
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種電子檢測設(shè)備，尤其涉及一種滿足多項標(biāo)準(zhǔn)的通用型電容放電測試儀。
【背景技術(shù)】
[0002]在產(chǎn)品安全合格性測試和認(rèn)證中，輸入端口的電容放電是非常重要的項目，在所有電機(jī)產(chǎn)品中都要進(jìn)行此項目的實驗。按照測試的要求電容放電必須在電源的峰值處切斷輸入電壓，在切斷電壓的同時還需要用示波器抓取波形，讀取數(shù)據(jù)。這樣存在兩個方面的問題，第一，常用的利用開關(guān)控制的電源，典型的是在電壓為50Hz或60Hz的情況下，每個峰值的間隔在16.7ms?20ms之間，不容易在電源峰值時切斷輸入電壓；第二，在實際的操作中利用示波器人為操作抓取瞬間的放電電壓最大值比較困難，引入的誤差比較大。
[0003]在電容放電測試時，測量電路的輸入電阻對測試設(shè)備的放電測量有影響，安全標(biāo)準(zhǔn)GB4943.1-2011中對測量設(shè)備的要求是“輸入阻抗100±5ΜΩ、輸入電容在25pF或者更小的測量設(shè)備”，從而才可能盡量減小測量設(shè)備的內(nèi)阻對放電時間的影響。為了滿足這樣的要求，測量電路必須配備價格昂貴的高輸入阻抗及低輸入電容的高壓探頭，提高了測量設(shè)備及電路的成本。
[0004]另外，針對我國家電產(chǎn)品端口放電電阻及放電電壓進(jìn)行了統(tǒng)計，其中放電電容在0.1?lyF，放電電阻小于500K，這樣可以保證電源插頭被拔出后，可以在極短的時間內(nèi)將殘余電壓泄放到安全限值。

【發(fā)明內(nèi)容】

[0005]本發(fā)明要解決的技術(shù)問題是:提供一種自動在電壓峰值處斷開電源連接，記錄放電電壓及時間，并直觀顯示出來，不用另外搭建測試平臺，符合多個測試標(biāo)準(zhǔn)的通用式電容放電測試儀。
[0006]為實現(xiàn)上述目的，本發(fā)明提供一種電容放電測試儀，具有箱體結(jié)構(gòu)，包括:連接外部市電的電源開關(guān)；以及與該電源開關(guān)連接的電源電路及執(zhí)行電路；控制電路；與控制電路連接的采樣電路一端及人機(jī)接口；
[0007]所述電源電路與控制電路連接，所述執(zhí)行電路與控制電路連接，并用于連接外部被測設(shè)備，所述采樣電路另一端連接在執(zhí)行電路及外部被測設(shè)備之間；
[0008]所述執(zhí)行電路包括驅(qū)動電路及繼電器；
[0009]所述控制電路為16位包括ADC采樣接口的TMS320F2816型DSP處理器。
[0010]所述人機(jī)接口包括連接控制按鍵的按鍵接口、液晶面板接口及USB接口。
[0011]電源電路輸出的電壓為±12V直流、3.3V直流與1.9V直流，所述±12V直流通過DSP處理器給繼電器及驅(qū)動電路供電，所述+3.3V直流和+1.9V直流給DSP處理器供電。
[0012]所述米樣電路為差分放大器，其輸入阻抗大于100ΜΩ，輸入電容小于25pF,連接至DSP的ADC采樣接口。[0013]本發(fā)明還提供一種針對一次放電過程中同時精確獲得多組數(shù)據(jù)的電容放電測試儀的測試方法。
[0014]為實現(xiàn)上述目的，該電容放電測試儀的測試方法，包括以下步驟:
[0015]步驟1:確定并記錄外部被測設(shè)備所接外部電壓周期及峰值，判斷是直流或交流；
[0016]步驟2:檢測步驟I記錄的周期及峰值在外部電壓過理論零點時延時斷開，使外部被測設(shè)備相當(dāng)于在外部電壓理論峰值處斷開，同時開始計時；
[0017]步驟3:檢測并記錄外部被測設(shè)備放電電壓和放電時長，在該放電電壓降至峰值37%時記錄時刻h ；
[0018]步驟4:在該放電電壓降至60V時記錄時刻t2 ；
[0019]步驟5:分別在不同時刻記錄放電電壓值；
[0020]步驟6:檢測結(jié)束，顯示檢測結(jié)果。
[0021 ] 步驟2中延時時間為外部電壓周期的1/4 ;步驟5中不同的時刻包括I1、Is、2s、IOs及 5min。
[0022]本發(fā)明的有益效果:本發(fā)明提供的電容放電測試儀采用繼電器及DSP處理器作為控制部分，同時采用連接至DSP處理器的采樣電路可以高精度的采樣外部被測設(shè)備的供電電壓，在該供電電壓峰值時斷開繼電器，并記錄該外部被測設(shè)備的放電電壓，其采樣精度高可以準(zhǔn)確的在峰值處斷開繼電器；其由于采用了輸出電阻大于100ΜΩ的采樣電路，可以用于檢測測試不同的外部被測設(shè)備，可以滿足多個不同的測試標(biāo)準(zhǔn)，包括GB4706.1/GB4943.1/GB7260.1/GB9706.1/GB8898，其通用性好；減少了傳統(tǒng)的利用示波器觀測判斷放電電壓因為人為操作不便造成的測量誤差。
[0023]本發(fā)明提供的該電容放電測試儀的測試方法能夠先對外部被測設(shè)備外接電壓進(jìn)行檢測，斷電后，針對該放電電壓能夠檢測出該放電電壓下降至最大輸入電壓峰值37%或者60V所用時間；同時還可以檢測出在外部被測設(shè)備斷電之后分別在h、Is、2s、IOs及5min時間內(nèi)放電電壓值。特別是在基于上述電容放電測試儀的結(jié)構(gòu)的基礎(chǔ)上，利用DSP處理器、繼電器以及12位采樣電路能夠快速精確的確定斷電時刻，以及能夠利用DSP處理器進(jìn)行延時補償，獲得準(zhǔn)確的各個電壓值。
[0024]為了能更進(jìn)一步了解本發(fā)明的特征以及技術(shù)內(nèi)容，請參閱以下有關(guān)本發(fā)明的詳細(xì)說明與附圖，然而附圖僅提供參考與說明用，并非用來對本發(fā)明加以限制。
【專利附圖】

【附圖說明】
[0025]下面結(jié)合附圖，通過對本發(fā)明的【具體實施方式】詳細(xì)描述，將使本發(fā)明的技術(shù)方案及其它有益效果顯而易見。
[0026]附圖中，
[0027]圖1為本發(fā)明電容放電測試儀電路連接模塊圖；
[0028]圖2A與2B為本發(fā)明電容放電測試儀電源電路12V變3.3V及1.9V的電路示意圖；
[0029]圖3為本發(fā)明電容放電測試儀采樣電路示意圖；
[0030]圖4為本發(fā)明電容放電測試儀測試方法示意圖；
[0031]圖5為本發(fā)明電容放電測試儀測試方法的流程示意圖。[0032]【專利附圖】

【附圖說明】:
[0033]1、電源開關(guān)；2、電源電路；3、執(zhí)行電路；31、繼電器；32、驅(qū)動電路；4、控制電路；
5、采樣電路；6、人機(jī)接口 ；7、外部被測設(shè)備。
【具體實施方式】
[0034]為更進(jìn)一步闡述本發(fā)明所采取的技術(shù)手段及其效果，以下結(jié)合本發(fā)明的優(yōu)選實施例及其附圖進(jìn)行詳細(xì)描述。
[0035]請參閱圖1，為實現(xiàn)上述目的，本發(fā)明提供一種電容放電測試儀，具有箱體結(jié)構(gòu)，包括:連接外部市電的電源開關(guān)1，該電源開關(guān)I設(shè)置在該箱體外部。
[0036]還包括與該電源開關(guān)I連接的電源電路2及執(zhí)行電路3 ;控制電路4 ;與控制電路4連接的采樣電路5的一端及人機(jī)接口 6。
[0037]所述電源電路2與控制電路4連接，所述執(zhí)行電路3與控制電路4連接，并用于連接外部被測設(shè)備7，所述采樣電路5另一端連接在執(zhí)行電路3及外部被測設(shè)備7之間。
[0038]所述執(zhí)行電路3包括驅(qū)動電路32及繼電器31。
[0039]所述驅(qū)動電路32用于將控制電路4與繼電器31之間電壓及阻抗的匹配，并受控制電路4控制閉合或者打開繼電器31，所述繼電器31可以根據(jù)自身的狀態(tài)控制外部被測設(shè)備7的外部電源的通斷。繼電器31采用機(jī)械觸點式繼電器或電子固態(tài)繼電器的串聯(lián)組合，其中機(jī)械觸點式繼電器兩個觸點之間保持1.5_，用以保證斷電后測量電路和被測設(shè)備電路之間的安全隔離，電子固態(tài)繼電器用來保證信號觸發(fā)的瞬間快速的切斷電路。
[0040]所述控制電路4為16位包括ADC采樣接口的TMS320F2816型DSP處理器。該型號的DSP處理器具有12位的ADC模擬轉(zhuǎn)換接口，滿足了采集精度的要求。其能夠保證在采樣電路5對被測設(shè)備7外部采樣并傳遞給DSP后能判斷出該外部電壓的最大峰值。
[0041]當(dāng)?shù)玫阶畲蠓逯档臅r候DSP處理器通過驅(qū)動電路32控制繼電器31從而斷開外部電源，而此時外部被測設(shè)備7將進(jìn)入放電測試階段，其由于繼電器31有極高的阻抗，所以放電電流會經(jīng)采樣電路5進(jìn)入DSP處理器。
[0042]經(jīng)過對我國家電產(chǎn)品端口的輸入電容及輸入電阻的統(tǒng)計，其輸入電容一邊在
0.1?lyF，輸入電阻在500ΚΩ以內(nèi)。我們再根據(jù)電容量在I μ F的輸入電路，輸入電阻在500Κ、330Κ180Κ、100ΚΩ的放電電路進(jìn)行傳統(tǒng)的示波器放電性能測試，測得在斷電Is內(nèi)的電壓，經(jīng)過測試，發(fā)現(xiàn)在示波器探頭的內(nèi)阻在100ΜΩ以上時，測得的實際放電電壓值與理論放電電壓值的誤差率滿足IECEE對于CB體系實驗室的測量設(shè)備的精度在《Measureaccuracy and tolerances》的要求。該要求規(guī)定在測量電壓在1000V以內(nèi)，且頻率在IKHZ以內(nèi)時，允許的誤差在±1.5%。
[0043]在本發(fā)明中采樣電路5的輸入電阻根據(jù)其上述的測試設(shè)置為不小于100ΜΩ。
[0044]所述采樣電路5為差分放大器，輸入電容小于25pF，連接至DSP的ADC采樣接口。
[0045]請參閱圖2A，為本發(fā)明的采樣電路5的示意圖，從圖中可以看出，采樣電路5利用放大器Ul的前端電路對外部輸入電壓進(jìn)行濾波及降壓，同時進(jìn)行阻抗匹配，產(chǎn)生電壓V0，并將該VO經(jīng)過一個差分放大電路產(chǎn)生ADCO及ADCl差分信號，同時通知一個跟隨器產(chǎn)生頻率信號Fer。在圖2A的基礎(chǔ)上結(jié)合圖2B，將從圖2A中得到的信號ADCO、ADC1、Fer信號分別接入圖2B中，經(jīng)過多個并連的晶閘管，然后將輸出的信號連接至DSP處理器的REF3引腳。
[0046]經(jīng)過上述的信號處理，所述的DSP處理器可以快速的獲得外部輸入電壓是否為交流電壓以及該交流電壓的峰值。
[0047]所述人機(jī)接口 6包括連接控制按鍵的按鍵接口、液晶面板接口及USB接口。
[0048]該人機(jī)接口 6可以分別連接至外部不同的IO設(shè)備實現(xiàn)不同的功能，其中按鍵接口連接外部按鍵，該按鍵主要能夠控制該電容放電測試儀的工作及截止工作以及在液晶面板接口連接液晶面板時的外部數(shù)據(jù)顯示。
[0049]所述電源電路2可以將從電源開關(guān)I獲得的外部市電轉(zhuǎn)化并輸出電壓為± 12V的直流，并進(jìn)一步將該12V直流經(jīng)過穩(wěn)壓降壓轉(zhuǎn)換為3.3V與1.9電壓。其中所述土 12V直流通過DSP處理器給繼電器31及驅(qū)動電路32供電，所述+3.3V直流和+1.9V直流給DSP處
理器供電。
[0050]請參閱圖3，該圖為本 發(fā)明電源電路2連接示意圖，從圖中可以看出在將外部電壓接入兩個輸入端后，可已經(jīng)過多級的濾波、降壓分別輸出3.3V以及1.9V電壓，關(guān)于本電路圖具體的工作原理以及選用的芯片本領(lǐng)域的專業(yè)技術(shù)人員能夠獲得，本處不進(jìn)行具體介紹。
[0051]具有以上結(jié)構(gòu)及工作原理的本發(fā)明的電容放電測試儀可以滿足不同的技術(shù)標(biāo)準(zhǔn)，具體見下表1:
[0052]表1本發(fā)明電容放電測試儀滿足標(biāo)準(zhǔn)情況
[0053]
【權(quán)利要求】
1.一種電容放電測試儀,具有箱體結(jié)構(gòu),其特征在于,包括: 連接外部市電的電源開關(guān)；以及與該電源開關(guān)連接的電源電路及執(zhí)行電路；控制電路；與控制電路連接的采樣電路一端及人機(jī)接口； 所述電源電路與控制電路連接，所述執(zhí)行電路與控制電路連接，并用于連接外部被測設(shè)備，所述采樣電路另一端連接在執(zhí)行電路及外部被測設(shè)備之間； 所述執(zhí)行電路包括驅(qū)動電路及繼電器； 所述控制電路為16位包括ADC采樣接口的TMS320F2816型DSP處理器。
2.如權(quán)利要求1所述的電容放電測試儀，其特征在于，所述人機(jī)接口包括連接控制按鍵的按鍵接口、液晶面板接口及USB接口。
3.如權(quán)利要求1所述的電容放電測試儀，其特征在于，電源電路輸出的電壓為±12V直流、3.3V直流與1.9V直流，所述±12V直流通過DSP處理器給繼電器及驅(qū)動電路供電，所述+3.3V直流和+1.9V直流給DSP處理器供電。
4.如權(quán)利要求1所述的電容放電測試儀，其特征在于，所述采樣電路為差分放大器，其輸入阻抗大于IOOM Ω，輸入電容小于25pF，連接至DSP的ADC采樣接口。
5.一種權(quán)利要求1所述電容放電測試儀的測試方法，其特征在于，包括以下步驟: 步驟1:檢測并記錄外部被測設(shè)備所接外部電壓周期及峰值，判斷是直流或交流； 步驟2:根據(jù)步驟I記錄的周期及峰值在外部電壓過理論零點時延時斷開，使外部被測設(shè)備相當(dāng)于在外部電壓理論峰值處斷開，同時開始計時； 步驟3:檢測并記錄外部被測設(shè)備放電電壓和放電時長，在該放電電壓降至峰值37%時記錄時刻h； 步驟4:在該放電電壓降至60V時記錄時刻t2 ； 步驟5:分別在不同時刻記錄放電電壓值； 步驟6:檢測結(jié)束，顯示檢測結(jié)果。
6.根據(jù)權(quán)利要求5所述電容放電測試儀的所用測試方法，其特征在于，步驟2中延時時間為外部電壓周期的1/4 ;步驟5中不同的時刻包括&、Is、2s、IOs及5min。
【文檔編號】G01R31/00GK103713225SQ201410009151
【公開日】2014年4月9日 申請日期:2014年1月8日 優(yōu)先權(quán)日:2014年1月8日
【發(fā)明者】陳帆, 張光輝, 陳照, 賈柯, 鹿文軍 申請人:深圳出入境檢驗檢疫局工業(yè)品檢測技術(shù)中心