一種超小型并行處理器電纜測(cè)試系統(tǒng)及測(cè)試方法
【專利摘要】本發(fā)明公開(kāi)了一種小型并行處理器電纜測(cè)試系統(tǒng)及測(cè)試方法，系統(tǒng)包括：動(dòng)態(tài)獲取反饋裝置，對(duì)主端測(cè)試裝置和從端測(cè)試裝置獲取的待測(cè)電纜信息進(jìn)行動(dòng)態(tài)監(jiān)測(cè)和數(shù)據(jù)結(jié)果分析；主端測(cè)試裝置，接收動(dòng)態(tài)獲取反饋裝置下達(dá)的測(cè)試信息并對(duì)測(cè)試電纜信息進(jìn)行程控放大、數(shù)模轉(zhuǎn)換后傳輸至動(dòng)態(tài)獲取反饋裝置；從端測(cè)試裝置，配合主端測(cè)試裝置完成電纜的內(nèi)阻測(cè)試。方法包括：1)輸入待測(cè)電纜信息；2)獲取待測(cè)電纜信息；3)主端測(cè)試裝置傳輸至從端測(cè)試裝置，主從測(cè)試裝置通過(guò)驅(qū)動(dòng)器控制繼電器的通斷，完成測(cè)試；4)測(cè)試結(jié)果與標(biāo)準(zhǔn)信息比較，給出最終結(jié)果。其涉及嵌入式計(jì)算機(jī)技術(shù)、硬件電路模塊化設(shè)計(jì)和通訊技術(shù)，適用于電纜種類多、芯線數(shù)多、空間受限的場(chǎng)合。
【專利說(shuō)明】一種超小型并行處理器電纜測(cè)試系統(tǒng)及測(cè)試方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種超小型并行處理器電纜測(cè)試系統(tǒng)及測(cè)試方法，更具體的涉及嵌入式計(jì)算機(jī)技術(shù)、硬件電路模塊化設(shè)計(jì)技術(shù)和通訊技術(shù)，特別適用于電纜種類多、芯線數(shù)多、空間受限的場(chǎng)合。
【背景技術(shù)】
[0002]在衛(wèi)星、航天器、飛機(jī)、艦船等大型設(shè)備中，廣泛應(yīng)用著各種不同性能、不同規(guī)模的電纜。電纜是武器裝備進(jìn)行信號(hào)傳輸和能量傳輸?shù)闹匾d體，裝備和系統(tǒng)設(shè)備之間的電源、信號(hào)、控制、通信傳輸也是通過(guò)電纜完成的，電纜連接的可靠性直接影響著軍事訓(xùn)練和作戰(zhàn)任務(wù)的完成效率。
[0003]測(cè)試電纜的傳統(tǒng)方法是人工采取三用表、蜂鳴器等工具進(jìn)行逐點(diǎn)測(cè)試，此方法適用于測(cè)試電纜種類少、芯線數(shù)少的情況，對(duì)于大批量多類型、多芯電纜的測(cè)試，則會(huì)暴露出測(cè)試效率低、準(zhǔn)確性差的缺點(diǎn)。
[0004]已有的智能化多芯線電纜測(cè)試儀利用單核處理器控制繼電器的通斷實(shí)現(xiàn)對(duì)電纜的自動(dòng)測(cè)試，解決了手工檢測(cè)速度慢、效率低的問(wèn)題，提高了多芯電纜的檢測(cè)速度，仍不能滿足在任務(wù)量大，時(shí)間緊迫，空間受限的環(huán)境下測(cè)量的需求。

【發(fā)明內(nèi)容】

[0005]針對(duì)上述【背景技術(shù)】中存在的缺陷和不足，本發(fā)明的目的在于提供一種超小型并行處理器電纜測(cè)試系統(tǒng)及測(cè)試方法，采用多CPU處理系統(tǒng)，雙層大容量切換矩陣，多通道并行加載的基于恒流源高精度內(nèi)阻測(cè)試和基于長(zhǎng)時(shí)高壓極化后的絕緣測(cè)試，解決現(xiàn)有技術(shù)中存在的檢測(cè)效率低、準(zhǔn)確性差、空間受限等缺點(diǎn)。采用本發(fā)明的系統(tǒng)能實(shí)時(shí)動(dòng)態(tài)反饋檢測(cè)信息，回放歷史檢測(cè)信息，打印輸出檢測(cè)信息，最大限度的降低了檢測(cè)成本。另外，電纜測(cè)試系統(tǒng)采用了嵌入式技術(shù)，使之更加智能化、小型化。
[0006]為了實(shí)現(xiàn)上述技術(shù)方案，本發(fā)明采取如下技術(shù)解決方案:
[0007]一種超小型并行處理器電纜測(cè)試系統(tǒng)，該系統(tǒng)至少包括:
[0008]—?jiǎng)討B(tài)獲取反饋裝置，包括觸摸屏a、中央處理器a、電源模塊a、標(biāo)準(zhǔn)USB接口a和通訊模塊a，主要用于輸入檢測(cè)電纜信息，根據(jù)信息現(xiàn)場(chǎng)配置檢測(cè)任務(wù)，將主端測(cè)試裝置反饋的測(cè)試信息動(dòng)態(tài)顯示并打印輸出。
[0009]—主端測(cè)試裝置，包括中央處理器陣列b、電源模塊b、通訊模塊b、A/D采集模塊b、驅(qū)動(dòng)器陣列b、繼電器陣列b和電纜轉(zhuǎn)接頭b，用于接收動(dòng)態(tài)獲取反饋裝置下達(dá)的測(cè)試任務(wù)并將采集到的待測(cè)電纜信息進(jìn)行程控放大、數(shù)模轉(zhuǎn)換后傳輸至動(dòng)態(tài)獲取反饋裝置，完成電纜的內(nèi)阻測(cè)試和絕緣測(cè)試；
[0010]—從端測(cè)試裝置，包括中央處理器C、電源模塊C、通訊模塊C、Α/D采集模塊C、驅(qū)動(dòng)器陣列C和繼電器陣列C和電纜轉(zhuǎn)接頭C，配合主端測(cè)試裝置完成電纜的內(nèi)阻測(cè)試；
[0011]所述動(dòng)態(tài)獲取反饋裝置與主端測(cè)試裝置通過(guò)串口相連，主端測(cè)試裝置與從端測(cè)試裝置通過(guò)光電耦合方式相連。
[0012]進(jìn)一步地，所述動(dòng)態(tài)獲取反饋裝置的中央處理器a分別連接電源模塊a、觸摸屏a、標(biāo)準(zhǔn)USB接口 a和通訊模塊a，通訊模塊a與主端測(cè)試裝置的通訊模塊b相連接。
[0013]進(jìn)一步地，所述主端測(cè)試裝置的中央處理器陣列b分別連接電源模塊b、通訊模塊b、A/D采集模塊b和驅(qū)動(dòng)器陣列b，驅(qū)動(dòng)器陣列b連接繼電器陣列b，繼電器陣列b通過(guò)電纜轉(zhuǎn)接頭b連接至待測(cè)電纜。
[0014]進(jìn)一步地，所述中央處理器陣列b設(shè)置有I個(gè)主控處理器和5個(gè)分控處理器，呈2+4陣型雙層分布。
[0015]進(jìn)一步地，所述驅(qū)動(dòng)器陣列b設(shè)有24個(gè)，呈12+12陣型雙層分布；繼電器陣列b設(shè)有192個(gè)，呈96+96陣型雙層分布；呈2+4陣型雙層分布中央處理器陣列b分別與12+12陣型驅(qū)動(dòng)器陣列b相連，12+12陣型驅(qū)動(dòng)器陣列b分別與96+96陣型繼電器陣列b相連，96+96陣型繼電器陣列b分別與驅(qū)動(dòng)器陣列b和電纜轉(zhuǎn)接頭b相連。
[0016]進(jìn)一步地，所述驅(qū)動(dòng)器陣列b中的每個(gè)驅(qū)動(dòng)器可驅(qū)動(dòng)繼電器陣列b中的8個(gè)繼電器，完成8通道并行絕緣測(cè)試。
[0017]進(jìn)一步地，所述從端測(cè)試裝置的中央處理器c分別連接電源模塊C、通訊模塊c、A/D采集模塊c和驅(qū)動(dòng)器陣列C，驅(qū)動(dòng)器陣列c連接繼電器陣列c (14)，繼電器陣列c通過(guò)電纜轉(zhuǎn)接頭c連接至待測(cè)試電纜。
[0018]相應(yīng)地，本發(fā)明進(jìn)而給出了一種超小型并行處理器電纜測(cè)試系統(tǒng)的測(cè)試方法，包括下述步驟:
[0019]I)通過(guò)觸摸屏將待測(cè)電纜信息輸入至動(dòng)態(tài)獲取反饋裝置中的中央處理器a中；
[0020]2)動(dòng)態(tài)獲取反饋裝置中的中央處理器a對(duì)待測(cè)電纜信息進(jìn)行現(xiàn)場(chǎng)配置，通訊模塊a將測(cè)試任務(wù)傳給主端測(cè)試裝置；
[0021]3)主端測(cè)試裝置接收測(cè)試任務(wù)后，中央處理器陣列b中的主控處理器分析測(cè)試任務(wù)，若為內(nèi)阻，將測(cè)試任務(wù)傳至從端測(cè)試裝置，主端測(cè)試裝置與從端測(cè)試裝置的中央處理器通過(guò)驅(qū)動(dòng)器控制繼電器的通斷，完成待測(cè)電纜的內(nèi)阻測(cè)試；若為絕緣測(cè)試，主端測(cè)試裝置通過(guò)驅(qū)動(dòng)器控制繼電器的通斷，完成待測(cè)電纜的絕緣測(cè)試；
[0022]4)測(cè)試完成后，主端測(cè)試裝置將測(cè)試結(jié)果通過(guò)通訊模塊b上傳至動(dòng)態(tài)獲取反饋裝置中的中央處理器a，中央處理器a將測(cè)試結(jié)果與標(biāo)準(zhǔn)信息比較，給出最終結(jié)果并將其顯
/Jn ο
[0023]進(jìn)一步地，所述內(nèi)阻、絕緣測(cè)試通過(guò)驅(qū)動(dòng)器控制繼電器切換耦合，內(nèi)阻測(cè)試通過(guò)加載50mA恒流源進(jìn)行內(nèi)阻測(cè)試，絕緣測(cè)試通過(guò)加載高壓極化后的IOOv電壓進(jìn)行絕緣測(cè)試。
[0024]相對(duì)于現(xiàn)有技術(shù)，本發(fā)明的有益效果在于:
[0025]I)在主端測(cè)試裝置采用CPU并行處理，通過(guò)繼電器陣列實(shí)現(xiàn)8通道并行加載測(cè)試數(shù)據(jù)、內(nèi)阻和絕緣測(cè)試切換耦合，提高了待測(cè)電纜的測(cè)試速率；
[0026]2)采用了基于恒流源的高精度內(nèi)阻測(cè)試和基于長(zhǎng)時(shí)間高壓極化后的絕緣測(cè)試，提高了測(cè)試的精確度；
[0027]3)硬件部分采用主、從端測(cè)試裝置的雙層大容量陣列布局，其體積小、集成度高；
[0028]4)動(dòng)態(tài)獲取反饋裝置采用Linux操作系統(tǒng)，響應(yīng)速度快，采用Qt研發(fā)的界面友好易用，便于操作；[0029]本發(fā)明超小型并行處理器電纜測(cè)試系統(tǒng)，將動(dòng)態(tài)獲取反饋裝置、主端測(cè)試裝置和從端測(cè)試裝置合理配置。超小型并行處理器電纜測(cè)試系統(tǒng)的動(dòng)態(tài)獲取反饋裝置的觸摸屏固定在底板上，增加了測(cè)試儀的便攜性；動(dòng)態(tài)獲取反饋裝置采用Linux操作系統(tǒng)，響應(yīng)速度快；主端測(cè)試裝置采用多層板研制，充分利用空間，不受任務(wù)量大、空間有限、時(shí)間緊迫的限制；采用CPU并行處理，雙層大容量切換矩陣，以及基于恒流源的高精度內(nèi)阻測(cè)試和基于長(zhǎng)時(shí)高壓極化后的絕緣測(cè)試，提高了待測(cè)電纜的測(cè)試速度和測(cè)試精度。本發(fā)明系統(tǒng)科學(xué)、便捷實(shí)時(shí)，方法安全實(shí)用、快捷有效。
【專利附圖】

【附圖說(shuō)明】
[0030]圖1是本發(fā)明應(yīng)用于電纜測(cè)試系統(tǒng)結(jié)構(gòu)圖。
[0031]圖2是本發(fā)明應(yīng)用于電纜測(cè)試系統(tǒng)主從端測(cè)試裝置結(jié)構(gòu)框圖。
[0032]圖3(a)和圖3(b)是本發(fā)明應(yīng)用于電纜測(cè)試系統(tǒng)原理圖。
[0033]圖4是本發(fā)明應(yīng)用于電纜測(cè)試系統(tǒng)測(cè)試流程圖。
[0034]圖5是電纜測(cè)試系統(tǒng)測(cè)試流程圖。
【具體實(shí)施方式】
[0035]下面結(jié)合附圖及具體實(shí)施方法對(duì)本發(fā)明做進(jìn)一步詳細(xì)說(shuō)明。
[0036]如圖1所示，該超小型并行處理器電纜測(cè)試系統(tǒng)，該系統(tǒng)至少包括:
[0037]—?jiǎng)討B(tài)獲取反饋裝置，此裝置包括中央處理器a2、電源模塊a、觸摸屏al、標(biāo)準(zhǔn)USB接口 a3和通訊模塊a4。動(dòng)態(tài)獲取反饋裝置的中央處理器a2分別連接電源模塊a、觸摸屏al、標(biāo)準(zhǔn)USB接口 a3和通訊模塊a4，通訊模塊a4與主端測(cè)試裝置的通訊模塊b5相連接。其中觸摸屏al用于輸入待測(cè)電纜信息，顯示檢測(cè)電纜的信息，中央處理器a2對(duì)測(cè)試流程、測(cè)試任務(wù)進(jìn)行現(xiàn)場(chǎng)配置，USB接口 a3利用U盤(pán)對(duì)測(cè)試信息打印輸出，通訊模塊a4負(fù)責(zé)與主端測(cè)試裝置通訊，將測(cè)試任務(wù)下發(fā)給主端測(cè)試裝置并實(shí)時(shí)接收主端測(cè)試裝置的回饋信息并顯示。電源模塊a負(fù)責(zé)給中央處理器a2供電，中央處理器a2分別控制觸摸屏al、通訊模塊a4和USB接口 a3。
[0038]—主端測(cè)試裝置，此裝置包括中央處理器陣列b6、電源模塊b、通訊模塊b5、A/D采集模塊b9、驅(qū)動(dòng)器陣列b7和繼電器陣列b8和電纜轉(zhuǎn)接頭blO，主端測(cè)試裝置的中央處理器陣列b6分別連接電源模塊b、通訊模塊b5、A/D采集模塊b9和驅(qū)動(dòng)器陣列b7，驅(qū)動(dòng)器陣列b7連接繼電器陣列b8，繼電器陣列b8通過(guò)電纜轉(zhuǎn)接頭blO連接至待測(cè)試電纜。主端測(cè)試裝置接收動(dòng)態(tài)獲取反饋裝置下達(dá)的測(cè)試信息并對(duì)采集到的待測(cè)電纜的信息進(jìn)行程控放大、數(shù)模轉(zhuǎn)換后傳輸至動(dòng)態(tài)獲取反饋裝置；
[0039]其中，通訊模塊b5負(fù)責(zé)接收動(dòng)態(tài)獲取反饋裝置下達(dá)的測(cè)試任務(wù)并實(shí)時(shí)的將測(cè)試完成信息上傳給動(dòng)態(tài)獲取反饋裝置。中央處理器陣列b6中的主控處理器分析測(cè)試任務(wù)，利用通訊模塊b5分別與中央處理器陣列b6中的分控處理器、從端測(cè)試裝置通訊，共同完成對(duì)待測(cè)電纜的測(cè)試。驅(qū)動(dòng)器陣列b7負(fù)責(zé)驅(qū)動(dòng)繼電器陣列b8，繼電器陣列b8選擇時(shí)間響應(yīng)快、體積小、功耗低的繼電器構(gòu)成，實(shí)現(xiàn)對(duì)多個(gè)被測(cè)點(diǎn)的選擇與轉(zhuǎn)換。Α/D采集模塊實(shí)現(xiàn)被測(cè)信號(hào)的程控放大、數(shù)模轉(zhuǎn)換功能。電纜轉(zhuǎn)接頭blO是安裝與被測(cè)電纜型號(hào)相同的插頭，手動(dòng)方式設(shè)置電纜的連接關(guān)系，滿足不同型號(hào)電纜的測(cè)試。電源模塊b負(fù)責(zé)給中央處理器陣列b6供電，中央處理器陣列b6通過(guò)驅(qū)動(dòng)器陣列b7控制繼電器陣列b8的通斷，從而完成對(duì)待測(cè)電纜的測(cè)試。動(dòng)態(tài)獲取反饋裝置和主端測(cè)試裝置是通過(guò)串口進(jìn)行通訊的。主端測(cè)試裝置內(nèi)部處理器間是通過(guò)光電耦合方式進(jìn)行通訊的。
[0040]—從端測(cè)試裝置，此裝置包括中央處理器cl2、電源模塊C、通訊模塊cll、A/D采集模塊cl5、驅(qū)動(dòng)器陣列cl3和繼電器陣列cl4和電纜轉(zhuǎn)接頭cl6，用于配合主端測(cè)試裝置完成對(duì)待測(cè)電纜的內(nèi)阻測(cè)試。從端測(cè)試裝置的中央處理器cl2分別連接電源模塊C、通訊模塊cll、A/D采集模塊15和驅(qū)動(dòng)器陣列cl3，驅(qū)動(dòng)器陣列cl3連接繼電器陣列cl4，繼電器陣列cl4通過(guò)電纜轉(zhuǎn)接頭cl6連接至待測(cè)試電纜。
[0041 ] 其中，從端測(cè)試裝置配合主端測(cè)試裝置共同完成對(duì)待測(cè)電纜的內(nèi)阻測(cè)試，通訊模塊cll負(fù)責(zé)與主端測(cè)試裝置通訊，中央處理器cl2分析并執(zhí)行內(nèi)阻測(cè)試任務(wù)，驅(qū)動(dòng)器陣列cl3、繼電器陣列cl4、Α/D采集模塊cl5、電纜轉(zhuǎn)接頭cl6的功能分別于主端測(cè)試裝置中的一致。電源模塊c負(fù)責(zé)給中央處理器cl2供電，中央處理器cl2通過(guò)驅(qū)動(dòng)器陣列cl3控制繼電器陣列cl4的通斷，完成對(duì)待測(cè)電纜的內(nèi)阻測(cè)試。主端測(cè)試裝置和從端測(cè)試裝置是通過(guò)無(wú)線通訊方式進(jìn)行通訊的。
[0042]硬件配置時(shí)，主端測(cè)試裝置正面主要放置電源模塊、CPU、驅(qū)動(dòng)器、繼電器、50mA恒流源、100V電壓源、無(wú)線通訊模塊、光電耦合模塊、串口模塊、電纜轉(zhuǎn)接頭；背面主要放置CPU、驅(qū)動(dòng)器、繼電器等；從端測(cè)試裝置正面主要放置CPU、驅(qū)動(dòng)器、繼電器、無(wú)線通訊模塊，背面主要放置電源模塊、驅(qū)動(dòng)器、繼電器、電纜轉(zhuǎn)接頭。
[0043]中央處理器陣列b6設(shè)有I個(gè)主控處理器和5個(gè)分控處理器，呈2+4陣型雙層分布。主端測(cè)試裝置正面設(shè)有I個(gè)主控處理器和I個(gè)分控處理器，背面設(shè)有4個(gè)分控處理器。驅(qū)動(dòng)器陣列b7設(shè)有24個(gè)驅(qū)動(dòng)器，呈12+12陣型雙層分布；即主端測(cè)試裝置正面設(shè)有12個(gè)驅(qū)動(dòng)器，背面設(shè)有12個(gè)驅(qū)動(dòng)器。繼電器陣列b8設(shè)有192個(gè)繼電器，呈96+96陣型雙層分布；即主端測(cè)試裝置正面設(shè)有96個(gè)繼電器，背面設(shè)有96個(gè)繼電器。
[0044]所述2+4陣型雙層分布中央處理器陣列b6分別與12+12陣型驅(qū)動(dòng)器陣列b7相連，12+12陣型驅(qū)動(dòng)器陣列b7分別與96+96陣型繼電器陣列b8相連，96+96陣型繼電器陣列b8與電纜轉(zhuǎn)接頭blO相連。即2+4陣型雙層分布中央處理器陣列b6中2陣型中央處理器陣列b6與12+12陣型驅(qū)動(dòng)器陣列b7中12陣型驅(qū)動(dòng)器陣列b7相連，4陣型中央處理器陣列b6與12陣型驅(qū)動(dòng)器陣列b7相連，各12陣型驅(qū)動(dòng)器陣列b7分別與各96陣型繼電器陣列b8相連，驅(qū)動(dòng)器陣列b7中的每個(gè)驅(qū)動(dòng)器同時(shí)驅(qū)動(dòng)繼電器陣列b8中的8個(gè)繼電器，完成8通道并行測(cè)試。
[0045]下面通過(guò)電纜檢測(cè)系統(tǒng)的測(cè)試方法來(lái)進(jìn)一步說(shuō)明本發(fā)明，該方法包括下述步驟:
[0046]I)通過(guò)觸摸屏al將待測(cè)電纜信息輸入至動(dòng)態(tài)獲取反饋裝置的中央處理器a2中；
[0047]2)動(dòng)態(tài)獲取反饋裝置中的中央處理器a2對(duì)待測(cè)電纜信息進(jìn)行現(xiàn)場(chǎng)配置，通訊模塊a4將測(cè)試任務(wù)傳給主端測(cè)試裝置；
[0048]3)主端測(cè)試裝置接收測(cè)試任務(wù)后，中央處理器陣列b6中的主控CPU分析測(cè)試任務(wù)，若為內(nèi)阻，通過(guò)光電耦合通知從端測(cè)試裝置開(kāi)始進(jìn)行內(nèi)阻測(cè)試，同時(shí)將任務(wù)分工給中央處理器陣列b6中的分控處理器，主端測(cè)試裝置與從端測(cè)試裝置的中央處理器通過(guò)驅(qū)動(dòng)器控制繼電器的通斷，完成對(duì)待測(cè)電纜的內(nèi)阻測(cè)試；若為絕緣測(cè)試，將任務(wù)直接分工給中央處理器陣列b6中的分控處理器，主端測(cè)試裝置通過(guò)控制繼電器的通斷，完成對(duì)待測(cè)電纜的絕緣測(cè)試；
[0049]4)測(cè)試完成后，主端測(cè)試裝置將測(cè)試結(jié)果通過(guò)通訊模塊b5上傳至動(dòng)態(tài)獲取反饋裝置中的中央處理器a2，中央處理器a2將測(cè)試結(jié)果與標(biāo)準(zhǔn)信息比較，給出最終結(jié)果并將其顯不O
[0050]其中，內(nèi)阻、絕緣測(cè)試通過(guò)驅(qū)動(dòng)器控制繼電器切換耦合，內(nèi)阻測(cè)試是通過(guò)加載50mA恒流源進(jìn)行內(nèi)阻測(cè)試，絕緣測(cè)試是通過(guò)加載高壓極化后的IOOv電壓進(jìn)行絕緣測(cè)試。
[0051]如圖2所示，為本發(fā)明測(cè)試系統(tǒng)主從端測(cè)試裝置結(jié)構(gòu)框圖。
[0052]若為內(nèi)阻測(cè)試，主控CPU分析測(cè)試任務(wù)，通知分控CPUl切換至電流檔，同時(shí)通過(guò)無(wú)線通訊模塊將測(cè)試任務(wù)轉(zhuǎn)發(fā)至從端測(cè)試裝置的CPU，分控CPUl和從端測(cè)試裝置的CPU根據(jù)測(cè)試任務(wù)控制繼電器的通斷，形成閉合回路，可對(duì)內(nèi)阻進(jìn)行測(cè)試。一次對(duì)一根電纜進(jìn)行測(cè)試并實(shí)時(shí)將測(cè)試結(jié)果上報(bào)給動(dòng)態(tài)獲取反饋裝置。
[0053]若為絕緣測(cè)試，主控CPU分析測(cè)試任務(wù)，通知分控CPUl切換至電壓檔，同時(shí)通知分控CPU2、分控CPU3、分控CPU4、分控CPU5執(zhí)行測(cè)試任務(wù)，每個(gè)分控CPU分別控制3個(gè)驅(qū)動(dòng)器，I個(gè)驅(qū)動(dòng)器同時(shí)驅(qū)動(dòng)8個(gè)繼電器，分控CPU同時(shí)工作，I次測(cè)試可處理8路絕緣電阻的測(cè)量并實(shí)時(shí)將測(cè)試結(jié)果上報(bào)給動(dòng)態(tài)獲取反饋裝置。
[0054]如圖3所示，為本發(fā)明系統(tǒng)測(cè)試原理圖。
[0055]圖3(a)為內(nèi)阻測(cè)試原理圖，如圖VlR為50mA恒流源加在I Ω電阻上的電壓，VxR為探點(diǎn)電壓，利用分壓原理，Rx=錯(cuò)誤！未找到引用源。-1。
[0056]圖3(b)為絕緣測(cè)試原理圖，如圖100V電壓源實(shí)際供電電壓為V100，V為探點(diǎn)電壓，Rx_M=錯(cuò)誤！未找到引用源。-11。
[0057]理論上50mA加在I Ω電阻上的電壓和100V電壓源的供電電壓是恒定的，每次檢測(cè)都對(duì)其判斷，若符合條件，再做計(jì)算，可進(jìn)一步提高檢測(cè)的準(zhǔn)確性。若否，給出提示信息。
[0058]圖4是電纜測(cè)試系統(tǒng)整體測(cè)試流程圖。
[0059]點(diǎn)擊動(dòng)態(tài)獲取反饋裝置中的觸摸屏，輸入要檢測(cè)電纜的信息，經(jīng)處理器現(xiàn)場(chǎng)配置檢測(cè)任務(wù),并通過(guò)串口將測(cè)試信息傳給主端測(cè)試裝置,主控CPU分析測(cè)試任務(wù)，執(zhí)行測(cè)試任務(wù)并將測(cè)試結(jié)果上傳給動(dòng)態(tài)獲取反饋裝置，動(dòng)態(tài)獲取反饋裝置中的監(jiān)控模塊將測(cè)試結(jié)果與標(biāo)準(zhǔn)值比較，給出評(píng)判結(jié)果并顯示結(jié)果信息。動(dòng)態(tài)獲取反饋裝置中的處理器判斷任務(wù)是否執(zhí)行完畢，若無(wú)，繼續(xù)執(zhí)行，否則提示是否保存信息，是則先保存再退出測(cè)試，否直接退出測(cè)試。
[0060]圖5是電纜測(cè)試系統(tǒng)測(cè)試流程圖，在每次測(cè)試的過(guò)程中，動(dòng)態(tài)獲取反饋裝置都會(huì)依據(jù)測(cè)試標(biāo)準(zhǔn)評(píng)判測(cè)試結(jié)果，首先會(huì)判斷電源的工作情況，若電源工作異常，報(bào)異常故障，正常則顯示測(cè)試結(jié)果，繼續(xù)測(cè)試，直至測(cè)完為止。
[0061]以上所述，僅是本發(fā)明針對(duì)本發(fā)明應(yīng)用的實(shí)施例，可以使本領(lǐng)域的技術(shù)人員更全面的理解本發(fā)明，但并非對(duì)本發(fā)明做任何限制。按照本發(fā)明技術(shù)方案，上述實(shí)施例可舉出很多例子。凡是根據(jù)本發(fā)明技術(shù)方案所給出的范圍和對(duì)以上實(shí)施例所做的任何簡(jiǎn)單的修改和變更，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。大量的實(shí)驗(yàn)結(jié)果表明，在本發(fā)明權(quán)利要求書(shū)所提出的范圍，均可達(dá)到本發(fā)明的目的。
【權(quán)利要求】
1.一種超小型并行處理器電纜測(cè)試系統(tǒng)，其特征在于，該系統(tǒng)至少包括: ——?jiǎng)討B(tài)獲取反饋裝置，包括觸摸屏a (I)、中央處理器a (2)、電源模塊a、標(biāo)準(zhǔn)USB接口 a(3)和通訊模塊a(4)，主要用于輸入檢測(cè)電纜信息，根據(jù)信息現(xiàn)場(chǎng)配置檢測(cè)任務(wù)，將主端測(cè)試裝置反饋的測(cè)試信息動(dòng)態(tài)顯示并打印輸出； ——主端測(cè)試裝置，包括中央處理器陣列b (6)、電源模塊b、通訊模塊b (5)、A/D采集模塊b (9)、驅(qū)動(dòng)器陣列b (7)、繼電器陣列b (8)和電纜轉(zhuǎn)接頭b (10)，用于接收動(dòng)態(tài)獲取反饋裝置下達(dá)的測(cè)試任務(wù)并將采集到的待測(cè)電纜信息進(jìn)行程控放大、數(shù)模轉(zhuǎn)換后傳輸至動(dòng)態(tài)獲取反饋裝置，完成電纜的內(nèi)阻測(cè)試和絕緣測(cè)試； ——從端測(cè)試裝置，包括中央處理器c (12)、電源模塊C、通訊模塊c (11)、A/D采集模塊c (15)、驅(qū)動(dòng)器陣列c (13)和繼電器陣列c(14)和電纜轉(zhuǎn)接頭c (16)，配合主端測(cè)試裝置完成電纜的內(nèi)阻測(cè)試； 所述動(dòng)態(tài)獲取反饋裝置與主端測(cè)試裝置通過(guò)串口相連，主端測(cè)試裝置與從端測(cè)試裝置通過(guò)光電耦合方式相連。
2.根據(jù)權(quán)利要求1所述的超小型并行處理器電纜測(cè)試系統(tǒng)，其特征在于，所述動(dòng)態(tài)獲取反饋裝置的中央處理器a(2)分別連接電源模塊a、觸摸屏a(l)、標(biāo)準(zhǔn)USB接口 a(3)和通訊模塊a (4)，通訊模塊a (4)與主端測(cè)試裝置的通訊模塊b (5)相連接。
3.根據(jù)權(quán)利要求1所述的超小型并行處理器電纜測(cè)試系統(tǒng)，其特征在于，所述主端測(cè)試裝置的中央處理器陣列b (6)分別連接電源模塊b、通訊模塊b(5)、A/D采集模塊b(9)和驅(qū)動(dòng)器陣列b (7)，驅(qū)動(dòng)器陣列b (7)連接繼電器陣列b (8)，繼電器陣列b (8)通過(guò)電纜轉(zhuǎn)接頭b(10)連接至待測(cè)試電 纜。
4.根據(jù)權(quán)利要求3所述的超小型并行處理器電纜測(cè)試系統(tǒng)，其特征在于，所述中央處理器陣列b (6)設(shè)置有I個(gè)主控處理器和5個(gè)分控處理器，呈2+4陣型雙層分布。
5.根據(jù)權(quán)利要求3所述的超小型并行處理器電纜測(cè)試系統(tǒng)，其特征在于，所述驅(qū)動(dòng)器陣列b (7)設(shè)有24個(gè)，呈12+12陣型雙層分布；繼電器陣列b⑶設(shè)有192個(gè)，呈96+96陣型雙層分布；呈2+4陣型雙層分布中央處理器陣列b (6)分別與12+12陣型驅(qū)動(dòng)器陣列b (7)相連，12+12陣型驅(qū)動(dòng)器陣列b (7)分別與96+96陣型繼電器陣列b (8)相連，96+96陣型繼電器陣列b (8)分別與驅(qū)動(dòng)器陣列b (7)和電纜轉(zhuǎn)接頭b (10)相連。
6.根據(jù)權(quán)利要求5所述的超小型并行處理器電纜測(cè)試系統(tǒng)，其特征在于，所述驅(qū)動(dòng)器陣列b(7)中的每個(gè)驅(qū)動(dòng)器可驅(qū)動(dòng)繼電器陣列b(8)中的8個(gè)繼電器，完成8通道并行絕緣測(cè)試。
7.根據(jù)權(quán)利要求1所述的超小型并行處理器電纜測(cè)試系統(tǒng)，其特征在于，所述從端測(cè)試裝置的中央處理器c (12)分別連接電源模塊C、通訊模塊C(Il)、A/D采集模塊c (15)和驅(qū)動(dòng)器陣列c (13)，驅(qū)動(dòng)器陣列c (13)連接繼電器陣列c (14)，繼電器陣列c (14)通過(guò)電纜轉(zhuǎn)接頭c(16)連接至待測(cè)試電纜。
8.一種基于權(quán)利要求1所述的超小型并行處理器電纜測(cè)試系統(tǒng)的測(cè)試方法，其特征在于，包括下述步驟: 1)通過(guò)觸摸屏a(l)將待測(cè)電纜信息輸入至動(dòng)態(tài)獲取反饋裝置中的中央處理器a(2)中； 2)動(dòng)態(tài)獲取反饋裝置中的中央處理器a(2)對(duì)待測(cè)電纜信息進(jìn)行現(xiàn)場(chǎng)配置，通訊模塊a (4)將測(cè)試任務(wù)傳給主端測(cè)試裝置； 3)主端測(cè)試裝置接收測(cè)試任務(wù)后，中央處理器陣列b(6)中的主控處理器分析測(cè)試任務(wù)，若為內(nèi)阻，將測(cè)試任務(wù)傳至從端測(cè)試裝置，主端測(cè)試裝置與從端測(cè)試裝置的中央處理器通過(guò)驅(qū)動(dòng)器控制繼電器的通斷，完成待測(cè)電纜的內(nèi)阻測(cè)試；若為絕緣測(cè)試，主端測(cè)試裝置通過(guò)驅(qū)動(dòng)器控制繼電器的通斷，完成待測(cè)電纜的絕緣測(cè)試； 4)測(cè)試完成后，主端測(cè)試裝置將測(cè)試結(jié)果通過(guò)通訊模塊b(5)上傳至動(dòng)態(tài)獲取反饋裝置中的中央處理器a(2)，中央處理器a(2)將測(cè)試結(jié)果與標(biāo)準(zhǔn)信息比較，給出最終結(jié)果并將其顯示。
9.根據(jù)權(quán)利要求8所述的超小型并行處理器電纜測(cè)試系統(tǒng)的測(cè)試方法，其特征在于，所述內(nèi)阻、絕緣測(cè)試通過(guò)驅(qū)動(dòng)器控制繼電器切換耦合，內(nèi)阻測(cè)試通過(guò)加載50mA恒流源進(jìn)行內(nèi)阻測(cè)試，絕緣測(cè)試通過(guò)加載高壓極化后的IOOv電壓進(jìn)行絕緣測(cè)試。
【文檔編號(hào)】G01R31/01GK103941133SQ201410178517
【公開(kāi)日】2014年7月23日 申請(qǐng)日期:2014年4月29日 優(yōu)先權(quán)日:2014年4月29日
【發(fā)明者】李江紅, 崔麗娜, 馬鵬剛, 劉科峰, 侯媛媛, 付蒙, 章莉敏 申請(qǐng)人:西北工業(yè)大學(xué)