一種高頻科氏質(zhì)量流量計(jì)數(shù)字信號(hào)處理系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及一種高頻科氏質(zhì)量流量計(jì)數(shù)字信號(hào)處理系統(tǒng)，包括第一信號(hào)調(diào)理模塊、第二信號(hào)調(diào)理模塊、第一ADC模塊和第二ADC模塊組成信號(hào)調(diào)理與ADC模塊；DSP芯片采用TMS320C6726芯片；具有相同接口形式的外圍設(shè)備FRAM存儲(chǔ)器芯片、UART芯片、液晶控制器、DDS芯片和電流輸出芯片，采用總線的形式連接，通過各自的片選信號(hào)來控制每個(gè)外圍設(shè)備。針對(duì)高頻科氏質(zhì)量流量傳感器的信號(hào)處理，采用具有強(qiáng)大運(yùn)算能力和高處理速度的TMS320C6726芯片作為核心處理器，發(fā)明一種高頻科氏質(zhì)量流量計(jì)信號(hào)處理系統(tǒng)，實(shí)現(xiàn)基于過零檢測(cè)與DTFT算法兩套算法，解決了針對(duì)高頻傳感器信號(hào)提高采樣頻率后算法無法保證實(shí)時(shí)性的問題。
【專利說明】一種高頻科氏質(zhì)量流量計(jì)數(shù)字信號(hào)處理系統(tǒng)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及流量檢測(cè)領(lǐng)域，具體涉及到一種高頻科氏質(zhì)量流量計(jì)數(shù)字信號(hào)處理系統(tǒng)。

【背景技術(shù)】
[0002]科里奧利質(zhì)量流量計(jì)(以下簡稱科氏質(zhì)量流量計(jì))是目前研究最多、最有前途的直接式質(zhì)量流量測(cè)量儀器。科氏質(zhì)量流量計(jì)由一次儀表和二次儀表組成，一次儀表包括檢測(cè)管(或稱流量管)、磁電式速度傳感器(或者光電式位移傳感器)、激振器和溫度傳感器；二次儀表又稱為變送器，主要包括驅(qū)動(dòng)電路、信號(hào)調(diào)理電路和信號(hào)處理單元，主要負(fù)責(zé)對(duì)一次儀表的驅(qū)動(dòng)，流量、密度等參數(shù)的計(jì)算，以及人機(jī)交互。根據(jù)檢測(cè)管的形狀，科氏流量計(jì)大體上可分為彎管型(包括U形管、S形管、Ω形管、Λ形管、B形管等)、微彎型和直管型三大類。目前發(fā)展較為成熟的彎管型科氏流量計(jì)固有頻率較低，一般為70?150Hz，檢測(cè)管振動(dòng)時(shí)產(chǎn)生的相位差較大，信號(hào)處理相對(duì)容易，測(cè)量精度高(U型科氏質(zhì)量流量計(jì)測(cè)量精度可達(dá)到
0.1%以上)；但這種形狀的流量計(jì)整機(jī)重量和尺寸大，在有些場(chǎng)合無法安裝，使用受到限制。相比之下，微彎型和直管型科氏質(zhì)量流量計(jì)具有無附加壓力損失、抗干擾、防腐、易清洗、耐磨等優(yōu)點(diǎn)，且整機(jī)結(jié)構(gòu)緊湊，體積小，重量輕，便于安裝使用。
[0003]為了解決現(xiàn)有技術(shù)中的上述不足，本發(fā)明提出了一種新的解決方案。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供一種高頻科氏質(zhì)量流量計(jì)數(shù)字信號(hào)處理系統(tǒng)。
[0005]為達(dá)上述目的，本發(fā)明所采用的技術(shù)方案是:提供一種高頻科氏質(zhì)量流量計(jì)數(shù)字信號(hào)處理系統(tǒng)，包括:
DSP芯片、第一信號(hào)調(diào)理模塊、第二信號(hào)調(diào)理模塊、恒流源、PtlOO鉬電阻、第一 ADC模塊、第二 ADC模塊、第三ADC模塊、模擬驅(qū)動(dòng)模塊、外擴(kuò)FLASH模塊、PWM輸出模塊、電流輸出模塊、外擴(kuò)UART模塊、HART調(diào)制模塊、人機(jī)接口模塊、掉電保護(hù)模塊和系統(tǒng)軟件；
第一信號(hào)調(diào)理模塊、第二信號(hào)調(diào)理模塊、第一 ADC模塊和第二 ADC模塊組成信號(hào)調(diào)理與ADC模塊；所述DSP芯片采用TMS320C6726芯片；
具有相同接口形式的外圍設(shè)備FRAM存儲(chǔ)器芯片、UART芯片、液晶控制器、DDS芯片和電流輸出芯片，采用總線的形式連接，通過各自的片選信號(hào)來控制每個(gè)外圍設(shè)備。
[0006]優(yōu)選的，外擴(kuò)UART模塊采用SC16IS762雙通道UART擴(kuò)展芯片；該芯片的接口方式為SPI形式，芯片的SD1、SD0、SCLK引腳分別連接至DSP系統(tǒng)中SPI總線SPID1、SPICLK、SPIDO上，片選信號(hào)連接至DSP上使能為GP1功能的ACLKRl引腳上；電路中使用外部有源晶體振蕩器；P4接口輸出連接電平轉(zhuǎn)換電路后，實(shí)現(xiàn)RS232通訊或RS485通訊；RS232通訊電平轉(zhuǎn)換芯片使用TRSF3220E ；RS485通訊電平轉(zhuǎn)換電路使用SP384芯片。
[0007]綜上所述，本發(fā)明具有以下優(yōu)點(diǎn):
根據(jù)高頻微彎型和直管型科氏質(zhì)量流量傳感器信號(hào)的特點(diǎn)，搭建基于TMS320C6726芯片的處理系統(tǒng)，解決了原有C2000系列DSP芯片執(zhí)行算法速度不夠快的問題，從而保證了執(zhí)行速度和測(cè)量精度。根據(jù)高頻微彎型和直管型科氏質(zhì)量流量傳感器信號(hào)的特點(diǎn)，搭建基于TMS320C6726芯片的處理系統(tǒng)，解決了原有C2000系列DSP芯片執(zhí)行算法速度不夠快的問題，從而保證了執(zhí)行速度和測(cè)量精度。

【專利附圖】

【附圖說明】
[0008]圖1為本發(fā)明系統(tǒng)的硬件總體框圖；
圖2為本發(fā)明系統(tǒng)的SPI總線結(jié)構(gòu)圖；
圖3是DSP供電電路結(jié)構(gòu)圖；
圖4為圖3的部分原理圖；
圖5是DSP與外擴(kuò)FLASH模塊電路連接框圖。

【具體實(shí)施方式】
[0009]下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】做詳細(xì)的說明。
[0010]參考圖1，本發(fā)明的一個(gè)實(shí)施例中，提供了一種高頻科氏質(zhì)量流量計(jì)數(shù)字信號(hào)處理系統(tǒng)，包括:DSP芯片、第一信號(hào)調(diào)理模塊、第二信號(hào)調(diào)理模塊、恒流源、PtlOO鉬電阻、第一ADC模塊、第二 ADC模塊、第三ADC模塊、模擬驅(qū)動(dòng)模塊、外擴(kuò)FLASH模塊、PWM輸出模塊、電流輸出模塊、外擴(kuò)UART模塊、HART調(diào)制模塊、人機(jī)接口模塊、掉電保護(hù)模塊和系統(tǒng)軟件；
第一信號(hào)調(diào)理模塊、第二信號(hào)調(diào)理模塊、第一 ADC模塊和第二 ADC模塊組成信號(hào)調(diào)理與ADC模塊；所述DSP芯片采用TMS320C6726芯片；
具有相同接口形式的外圍設(shè)備FRAM存儲(chǔ)器芯片、UART芯片、液晶控制器、DDS芯片和電流輸出芯片，采用總線的形式連接，通過各自的片選信號(hào)來控制每個(gè)外圍設(shè)備。
[0011]本發(fā)明的另一個(gè)實(shí)施例中，外擴(kuò)UART模塊采用SC16IS762雙通道UART擴(kuò)展芯片；該芯片的接口方式為SPI形式，芯片的SD1、SDO、SCLK引腳分別連接至DSP系統(tǒng)中SPI總線SPID1、SPICLK、SPIDO上，片選信號(hào)連接至DSP上使能為GP1功能的ACLKRl引腳上；電路中使用外部有源晶體振蕩器；P4接口輸出連接電平轉(zhuǎn)換電路后，實(shí)現(xiàn)RS232通訊或RS485通訊；RS232通訊電平轉(zhuǎn)換芯片使用TRSF3220E ;RS485通訊電平轉(zhuǎn)換電路使用SP384芯片。
[0012]為了減小GP1的使用，相同接口形式的外設(shè)，例如，F(xiàn)RAM存儲(chǔ)器芯片、UART芯片、液晶控制器、DDS芯片和電流輸出芯片，采用總線的形式連接。SPI總線結(jié)構(gòu)圖如圖2所示。需要說明的是，圖1表示了發(fā)明系統(tǒng)的各個(gè)模塊，而圖2中為具體模塊中的芯片，包含于圖1中的各個(gè)模塊。其中，掉電保護(hù)模塊包含掉電監(jiān)測(cè)和FRAM存儲(chǔ)兩個(gè)部分，而SPI總線只需訪問FRAM存儲(chǔ)器；人機(jī)接口模塊包含液晶和按鍵等，但是，SPI總線只控制液晶控制器。SPID1、SPICLK 和 SPIDO 的時(shí)序分別由引腳 AHCLKXO、AMUTEO, AHCLKX0 的 GP1 功能模擬。外設(shè)芯片的片選信號(hào)分別與DSP的一個(gè)GP1功能引腳相連，通過各自的片選信號(hào)來控制每個(gè)外設(shè)。為了減小GP1的使用，相同接口形式的外設(shè)，例如，F(xiàn)RAM存儲(chǔ)器芯片、UART芯片、液晶控制器、DDS芯片和電流輸出芯片，采用總線的形式連接。SPI總線結(jié)構(gòu)圖如圖2所示。需要說明的是，圖1表示了發(fā)明系統(tǒng)的各個(gè)模塊，而圖2中為具體模塊中的芯片，包含于圖1中的各個(gè)模塊。其中，掉電保護(hù)模塊包含掉電監(jiān)測(cè)和FRAM存儲(chǔ)兩個(gè)部分，而SPI總線只需訪問FRAM存儲(chǔ)器；人機(jī)接口模塊包含液晶和按鍵等，但是，SPI總線只控制液晶控制器。SPID1、SPICLK 和 SPIDO 的時(shí)序分別由引腳 AHCLKXO、AMUTEO, AHCLKXO 的 GP1 功能模擬。外設(shè)芯片的片選信號(hào)分別與DSP的一個(gè)GP1功能引腳相連，通過各自的片選信號(hào)來控制每個(gè)外設(shè)。
[0013]圖3是DSP供電電路結(jié)構(gòu)圖，圖4是部分原理圖。為了兼顧電源質(zhì)量和效率，本發(fā)明中供電電路分為兩路:大電流一路采用DC/DC+LD0的方案，小電流直接經(jīng)過LDO轉(zhuǎn)換得到。其中，使用降壓型DC/DC TPS54160作為前端預(yù)降壓電路，將5V降至2.7V，其轉(zhuǎn)換效率在輸出電流0.5A左右時(shí)可達(dá)85%。使用TPS70445作為雙路獨(dú)立LDO轉(zhuǎn)換芯片，3.3V輸出電流可達(dá)1A，1.2V輸出電流可達(dá)2A ;同時(shí)還兼有上電復(fù)位和手動(dòng)復(fù)位功能。實(shí)際測(cè)試表明，正常工作時(shí)，5V電壓的輸入電流約為0.43A，1.2V電壓的輸出電流約為0.56A，3.3V電壓的輸出電流約為0.06A,電源紋波小于±20mV，計(jì)算電源效率約為40%。而若采用雙路LDO供電，電源效率最高為28%。圖3是DSP供電電路結(jié)構(gòu)圖，圖4是部分原理圖。為了兼顧電源質(zhì)量和效率，本發(fā)明中供電電路分為兩路:大電流一路采用DC/DC+LD0的方案，小電流直接經(jīng)過LDO轉(zhuǎn)換得到。其中，使用降壓型DC/DC TPS54160作為前端預(yù)降壓電路，將5V降至
2.7V，其轉(zhuǎn)換效率在輸出電流0.5A左右時(shí)可達(dá)85%。使用TPS70445作為雙路獨(dú)立LDO轉(zhuǎn)換芯片，3.3V輸出電流可達(dá)1A，1.2V輸出電流可達(dá)2A ;同時(shí)還兼有上電復(fù)位和手動(dòng)復(fù)位功能。實(shí)際測(cè)試表明，正常工作時(shí)，5V電壓的輸入電流約為0.43A，1.2V電壓的輸出電流約為
0.56A，3.3V電壓的輸出電流約為0.06A,電源紋波小于±20mV，計(jì)算電源效率約為40%。而若采用雙路LDO供電，電源效率最高為28%。
[0014]圖5是DSP與外擴(kuò)FLASH模塊電路連接框圖。FLASH芯片為異步存儲(chǔ)器，因此將其片選信號(hào)CE與DSP芯片EMIF模塊異步存儲(chǔ)器的使能引腳EM_CS[2]相連。FLASH數(shù)據(jù)線的位數(shù)決定了 DSP芯片引腳EM_BA[O]和EM_BA[1]連接方式。本發(fā)明中FLASH數(shù)據(jù)線為16位，根據(jù)DSP芯片手冊(cè)，將DSP的引腳EM_BA[1]連至FLASH的地址線Α[0]，ΕΜ_ΒΑ[0]懸空。FLASH大小為128K*16bit，訪問時(shí)需要16根數(shù)據(jù)總線和17根地址總線，為此，F(xiàn)LASH數(shù)據(jù)總線DQ[15:0]分別與DSP芯片外擴(kuò)存儲(chǔ)器數(shù)據(jù)線引腳EMD[15:0]相連。由于DSP外擴(kuò)地址總線數(shù)量有限，只有EM_A[12:0]共13根地址線，加上前面的EM_BA[1]，最多能夠訪問的外部存儲(chǔ)器容量為16K*16bit。因此，需要使用額外的4個(gè)GP1作為高位地址總線，在配置GP1 口之前，F(xiàn)LSAH的初始地址應(yīng)為0h，所以GP1需要接電阻下拉。圖5是DSP與外擴(kuò)FLASH模塊電路連接框圖。FLASH芯片為異步存儲(chǔ)器，因此將其片選信號(hào)CE與DSP芯片EMIF模塊異步存儲(chǔ)器的使能引腳EM_CS[2]相連。FLASH數(shù)據(jù)線的位數(shù)決定了 DSP芯片引腳EM_BA [O]和EM_BA[1]連接方式。本發(fā)明中FLASH數(shù)據(jù)線為16位，根據(jù)DSP芯片手冊(cè)，將DSP的引腳EM_BA[1]連至FLASH的地址線A[O]，ΕΜ_ΒΑ[0]懸空。FLASH大小為128K16bit，訪問時(shí)需要16根數(shù)據(jù)總線和17根地址總線，為此，F(xiàn)LASH數(shù)據(jù)總線DQ分別與DSP芯片外擴(kuò)存儲(chǔ)器數(shù)據(jù)線引腳EMD[15:0]相連。由于DSP外擴(kuò)地址總線數(shù)量有限，只有EM_A[12:0]共13根地址線，加上前面的EM_BA [ I]，最多能夠訪問的外部存儲(chǔ)器容量為16K*16bit。因此，需要使用額外的4個(gè)GP1作為高位地址總線，在配置GP1 口之前，F(xiàn)LSAH的初始地址應(yīng)為0h，所以GP1需要接電阻下拉。
【權(quán)利要求】
1.一種高頻科氏質(zhì)量流量計(jì)數(shù)字信號(hào)處理系統(tǒng)，包括: DSP芯片、第一信號(hào)調(diào)理模塊、第二信號(hào)調(diào)理模塊、恒流源、PtlOO鉬電阻、第一 ADC模塊、第二 ADC模塊、第三ADC模塊、模擬驅(qū)動(dòng)模塊、外擴(kuò)FLASH模塊、PWM輸出模塊、電流輸出模塊、外擴(kuò)UART模塊、HART調(diào)制模塊、人機(jī)接口模塊、掉電保護(hù)模塊和系統(tǒng)軟件； 所述第一信號(hào)調(diào)理模塊、第二信號(hào)調(diào)理模塊、第一 ADC模塊和第二 ADC模塊組成信號(hào)調(diào)理與ADC模塊；所述DSP芯片采用TMS320C6726芯片； 具有相同接口形式的外圍設(shè)備FRAM存儲(chǔ)器芯片、UART芯片、液晶控制器、DDS芯片和電流輸出芯片，采用總線的形式連接，通過各自的片選信號(hào)來控制每個(gè)外圍設(shè)備。
2.如權(quán)利要求1所述的處理系統(tǒng)，其特征在于:所述的外擴(kuò)UART模塊采用SC16IS762雙通道UART擴(kuò)展芯片；該芯片的接口方式為SPI形式，芯片的SD1、SDO、SCLK引腳分別連接至DSP系統(tǒng)中SPI總線SPID1、SPICLK、SPIDO上，片選信號(hào)連接至DSP上使能為GP1功能的ACLKRl引腳上；電路中使用外部有源晶體振蕩器；P4接口輸出連接電平轉(zhuǎn)換電路后，實(shí)現(xiàn)RS232通訊或RS485通訊；RS232通訊電平轉(zhuǎn)換芯片使用TRSF3220E ；RS485通訊電平轉(zhuǎn)換電路使用SP384芯片。
【文檔編號(hào)】G01F1/84GK104132700SQ201410308594
【公開日】2014年11月5日 申請(qǐng)日期:2014年7月1日 優(yōu)先權(quán)日:2014年7月1日
【發(fā)明者】劉霖, 張樹民, 譚良 申請(qǐng)人:寧波摩米創(chuàng)新工場(chǎng)電子科技有限公司