本發(fā)明涉及一種基于fpga和多通道分頻芯片的自適應(yīng)寬頻率范圍的頻率計(jì)算方法及頻率計(jì)。

背景技術(shù)：

頻率是電子信號(hào)的基本特征之一?，F(xiàn)有頻率計(jì)，一般分低頻通道（dc~350mhz）和高頻通道（350mhz以上），輸入頻率變化時(shí)，用戶需手動(dòng)的切換通道。這就需要用戶對(duì)信號(hào)有一個(gè)預(yù)判，更嚴(yán)重的問(wèn)題是如果信號(hào)頻率不斷變化，就需要不停地切換通道，用戶體驗(yàn)會(huì)非常槽糕。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是針對(duì)上述現(xiàn)有技術(shù)的不足，提供一種自適應(yīng)寬頻率范圍的頻率計(jì)算方法及頻率計(jì)，本自適應(yīng)寬頻率范圍的頻率計(jì)算方法及頻率計(jì)無(wú)需用戶手動(dòng)切換低頻、高頻通道，而且對(duì)后級(jí)用于計(jì)數(shù)的fpga資源、主頻、性能都沒(méi)有特殊要求，有利于降低成本與設(shè)計(jì)難度。

為實(shí)現(xiàn)上述技術(shù)目的，本發(fā)明采取的技術(shù)方案為：自適應(yīng)寬頻率范圍的頻率計(jì)，其特征在于：包括分頻模塊和fpga；分頻模塊用于對(duì)輸入信號(hào)進(jìn)行分頻后分別輸入到后級(jí)fpga，fpga用于對(duì)分頻后的信號(hào)進(jìn)行計(jì)數(shù)，并對(duì)所有輸入通道進(jìn)行判決，選擇最合適的通道作為最終頻率值；fpga還連接有外部時(shí)鐘，所述外部時(shí)鐘是時(shí)基精度<0.1ppm的有源溫補(bǔ)晶振，外部時(shí)鐘信號(hào)通過(guò)fpga的內(nèi)部pll模塊倍頻到200mhz作為fpga的采樣時(shí)鐘。fpga為現(xiàn)場(chǎng)可編程門陣列，為現(xiàn)有技術(shù)。

進(jìn)一步的，所述分頻模塊包括1:4扇出芯片、4分頻芯片、16分頻芯片和32分頻芯片；1:4扇出芯片一端用于連接輸入信號(hào)，另一端設(shè)有四路輸出，四路輸出中的一路直接連接fpga，另外三路輸出再分別經(jīng)過(guò)4分頻芯片、16分頻芯片和32分頻芯片后連接fpga，形成四個(gè)信號(hào)通道；fpga用于對(duì)所述四個(gè)信號(hào)通道分別計(jì)數(shù)并比較四個(gè)信號(hào)通道的計(jì)數(shù)，以得到最合適的計(jì)數(shù)通道，繼而準(zhǔn)確得出當(dāng)前輸入信號(hào)頻率。

進(jìn)一步的，所述分頻模塊包括三個(gè)自左向右依次串聯(lián)的4分頻芯片；輸入信號(hào)分成兩路，一路直接連接fpga，另一路連接左端的4分頻芯片的輸入端，左端的4分頻芯片的其中一個(gè)輸出端連接中間的4分頻芯片的輸入端，左端的4分頻芯片的另一個(gè)輸出端連接fpga；中間的4分頻芯片的其中一個(gè)輸出端連接右端的4分頻芯片的輸入端，中間的4分頻芯片的另一個(gè)輸出端連接fpga；右端的4分頻芯片的輸出端連接fpga。

進(jìn)一步的，分頻模塊為高性能14通道輸出緩存器，高性能14通道輸出緩存器用于對(duì)輸入信號(hào)進(jìn)行1分頻、4分頻、8分頻、16分頻和32分頻，并且高性能14通道輸出緩存器設(shè)置為lvcmos輸出模式，直接將各輸出通道的信號(hào)輸出到fpga的io管腳。該芯片的其他通道還可以通過(guò)射頻連接器直接接到頻率計(jì)輸出端口供用戶使用。高性能14通道輸出緩存器的芯片型號(hào)為hmc7043，最大可支持6ghz信號(hào)輸入，時(shí)間抖動(dòng)<15fsrms@2456.6mhz。

為實(shí)現(xiàn)上述技術(shù)目的，本發(fā)明采取的另一種技術(shù)方案為：自適應(yīng)寬頻率范圍的頻率計(jì)算方法，其特征在于包括以下步驟：通過(guò)分頻模塊對(duì)輸入信號(hào)進(jìn)行分頻，然后將分頻后的信號(hào)分別通過(guò)輸入通道輸入到后級(jí)的fpga進(jìn)行計(jì)數(shù)，通過(guò)fpga對(duì)所有輸入通道進(jìn)行判決，選擇最合適的輸入通道的信號(hào)頻率作為最終頻率值。例如1分頻、4分頻、8分頻、16分頻、32分頻，具體分頻值可能因?yàn)榉桨甘褂眯酒煌屑?xì)微變化，這樣無(wú)需用戶手動(dòng)切換低頻、高頻通道，而且對(duì)后級(jí)用于計(jì)數(shù)的fpga資源、主頻、性能都沒(méi)有特殊要求，有利于降低成本與設(shè)計(jì)難度。

進(jìn)一步的，分頻模塊包括1:4扇出芯片、4分頻芯片、16分頻芯片和32分頻芯片；輸入信號(hào)經(jīng)過(guò)1:4扇出芯片后分成四路輸出，形成四路通道；一路輸出直接送入fpga，另外三路再分別經(jīng)過(guò)4分頻芯片、16分頻芯片和32分頻芯片后送入fpga；fpga對(duì)四路通道分別計(jì)數(shù)并且比較四路通道的計(jì)數(shù)，得到最合適的一路通道作為計(jì)數(shù)通道，繼而準(zhǔn)確得出當(dāng)前輸入信號(hào)頻率。

進(jìn)一步的，分頻模塊包括三個(gè)自左向右依次串聯(lián)的4分頻芯片；輸入信號(hào)分成兩路，一路直接連接fpga，另一路順序經(jīng)過(guò)三個(gè)4分頻芯片進(jìn)行分頻，每個(gè)4分頻芯片分別將分頻后的信號(hào)輸入fpga；fpga對(duì)四個(gè)通道分別計(jì)數(shù)并且比較四個(gè)通道的計(jì)數(shù)，得到最合適的計(jì)數(shù)通道，將該通道的值作為最佳計(jì)數(shù)通道，繼而準(zhǔn)確得出當(dāng)前輸入信號(hào)頻率。

進(jìn)一步的，分頻模塊為高性能14通道輸出緩存器，通過(guò)高性能14通道輸出緩存器對(duì)輸入信號(hào)進(jìn)行1分頻、4分頻、8分頻、16分頻和32分頻并將高性能14通道輸出緩存器設(shè)置為lvcmos輸出模式，高性能14通道輸出緩存器將輸出信號(hào)直接輸出到fpga的io管腳；fpga對(duì)四路通道分別計(jì)數(shù)并且比較四路通道的計(jì)數(shù)，得到最合適的一路通道作為計(jì)數(shù)通道，繼而準(zhǔn)確得出當(dāng)前輸入信號(hào)頻率。

本發(fā)明包含并行分頻方案、串行分頻方案和單芯片高性能緩存器方案。本發(fā)明對(duì)輸入信號(hào)進(jìn)行1分頻、4分頻、8分頻、16分頻、32分頻，具體分頻值可能因?yàn)榉桨甘褂眯酒煌屑?xì)微變化，后分別輸入到后級(jí)fpga進(jìn)行計(jì)數(shù)，fpga對(duì)所有輸入通道進(jìn)行判決，選擇最合適的通道作為最終頻率值。這樣無(wú)需用戶手動(dòng)切換低頻、高頻通道，而且對(duì)后級(jí)用于計(jì)數(shù)的fpga資源、主頻、性能都沒(méi)有特殊要求，有利于降低成本與設(shè)計(jì)難度；另外，本發(fā)明包含多種自適應(yīng)頻率范圍的頻率計(jì)數(shù)方案，方便客戶使用。

附圖說(shuō)明

圖1為本發(fā)明是實(shí)施例1的電路原理示意圖；

圖2為本發(fā)明是實(shí)施例2的電路原理示意圖。

圖3為本發(fā)明是實(shí)施例2的電路結(jié)構(gòu)示意圖。

圖4為本發(fā)明是實(shí)施例3的電路原理示意圖。

圖5為本發(fā)明是實(shí)施例5的電路結(jié)構(gòu)示意圖。

圖6為本發(fā)明是實(shí)施例3的軟件操作流程示意圖。

具體實(shí)施方式

實(shí)施例1

參見(jiàn)圖1，本自適應(yīng)寬頻率范圍的頻率計(jì)包括分頻模塊和fpga；分頻模塊用于對(duì)輸入信號(hào)進(jìn)行分頻后分別輸入到后級(jí)fpga，fpga用于對(duì)分頻后的信號(hào)進(jìn)行計(jì)數(shù)，并對(duì)所有輸入通道進(jìn)行判決，選擇最合適的通道作為最終頻率值；fpga還連接有外部時(shí)鐘，所述外部時(shí)鐘是時(shí)基精度<0.1ppm的有源溫補(bǔ)晶振，外部時(shí)鐘信號(hào)通過(guò)fpga的內(nèi)部pll模塊倍頻到200mhz作為fpga的采樣時(shí)鐘。

所述分頻模塊包括1:4扇出芯片、4分頻芯片、16分頻芯片和32分頻芯片；1:4扇出芯片一端用于連接輸入信號(hào)，另一端設(shè)有四路輸出，四路輸出中的一路直接連接fpga，另外三路輸出再分別經(jīng)過(guò)4分頻芯片、16分頻芯片和32分頻芯片后連接fpga，形成四個(gè)信號(hào)通道；fpga用于對(duì)所述四個(gè)信號(hào)通道分別計(jì)數(shù)并比較四個(gè)信號(hào)通道的計(jì)數(shù)，以得到最合適的計(jì)數(shù)通道，繼而準(zhǔn)確得出當(dāng)前輸入信號(hào)頻率。fpga外部時(shí)鐘是一個(gè)時(shí)基精度<0.1ppm的有源溫補(bǔ)晶振，通過(guò)fpga內(nèi)部pll模塊倍頻到200mhz作為fpga采樣時(shí)鐘。根據(jù)奈奎斯特采樣定理，200mhz時(shí)鐘在采樣≤100mhz信號(hào)時(shí)，可保證采樣信號(hào)不失真。

頻率是電子信號(hào)的基本參數(shù)之一，目前的頻率計(jì)一般有兩個(gè)通道可選，分別接高頻信號(hào)（>350mhz）和低頻信號(hào)（dc~350mhz），這就需要用戶對(duì)信號(hào)有一個(gè)預(yù)判，更嚴(yán)重的問(wèn)題是如果信號(hào)頻率不斷變化，就需要不停地切換通道，用戶體驗(yàn)會(huì)非常槽糕。根據(jù)自適應(yīng)的原理，我們需要一個(gè)判決機(jī)制對(duì)輸入信號(hào)的頻率進(jìn)行預(yù)判，判決此信號(hào)的大致頻率范圍，然后選擇最合適的頻率通道進(jìn)行計(jì)數(shù)。

由此，我們?cè)O(shè)計(jì)了本實(shí)施例1的方案：并行分頻方案。并行分頻方案如圖1所示，輸入信號(hào)經(jīng)過(guò)1:4扇出芯片，一路直接送入fpga，另外三路再分別經(jīng)過(guò)4分頻、16分頻和32分頻芯片再送入fpga。這時(shí)fpga可對(duì)四個(gè)通道分別計(jì)數(shù)，比較四個(gè)通道的計(jì)數(shù)，可得到最合適的計(jì)數(shù)通道，繼而準(zhǔn)確得出當(dāng)前輸入信號(hào)頻率。但是電路本身遠(yuǎn)遠(yuǎn)比框圖復(fù)雜，每一級(jí)都需要信號(hào)扇出、電平轉(zhuǎn)換，過(guò)多的線路傳輸會(huì)對(duì)信號(hào)質(zhì)量產(chǎn)生影響并且也額外增加了成本。

實(shí)施例2

參見(jiàn)圖2，本實(shí)施例2中，分頻模塊包括三個(gè)自左向右依次串聯(lián)的4分頻芯片；輸入信號(hào)分成兩路，一路直接連接fpga，另一路連接左端的4分頻芯片的輸入端，左端的4分頻芯片的其中一個(gè)輸出端連接中間的4分頻芯片的輸入端，左端的4分頻芯片的另一個(gè)輸出端連接fpga；中間的4分頻芯片的其中一個(gè)輸出端連接右端的4分頻芯片的輸入端，中間的4分頻芯片的另一個(gè)輸出端連接fpga；右端的4分頻芯片的輸出端連接fpga。其他部分同實(shí)施例1，不再詳述。參見(jiàn)圖3，外觸發(fā)輸入頻率范圍dc~3ghz，外觸發(fā)輸入電平rms<1.7v，可兼容常用標(biāo)準(zhǔn)電平信號(hào)。內(nèi)觸發(fā)輸出頻率支持1mhz、5mhz、20mhz、50mhz、100mhz、200mhz頻率可選，內(nèi)外觸發(fā)通過(guò)mux復(fù)選器選擇。

本實(shí)施例2為串行分頻方案，省略了實(shí)施例1中的輸入的1:4扇出芯片，而且每一級(jí)的信號(hào)頻率都會(huì)降低，只需要對(duì)第一級(jí)輸入的高速信號(hào)在布局布線上特別注意即可。而且使用同一型號(hào)的分頻芯片，性能更好控制。此方案與并行方案計(jì)數(shù)思想一致，fpga可對(duì)四個(gè)通道分別計(jì)數(shù)，比較四個(gè)通道的計(jì)數(shù)，得到最合適的計(jì)數(shù)通道，將該通道的值作為最佳計(jì)數(shù)通道。

實(shí)施例3

參見(jiàn)圖4，本實(shí)施例3中，分頻模塊為高性能14通道輸出緩存器，高性能14通道輸出緩存器芯片型號(hào)為hmc7043，最大可支持6ghz信號(hào)輸入，時(shí)間抖動(dòng)<15fsrms@2456.6mhz；高性能14通道輸出緩存器用于對(duì)輸入信號(hào)進(jìn)行1分頻、4分頻、8分頻、16分頻和32分頻，并且高性能14通道輸出緩存器設(shè)置為lvcmos輸出模式，直接將各輸出通道的信號(hào)輸出到fpga的io管腳。該芯片的其他通道還可以通過(guò)射頻連接器直接接到頻率計(jì)輸出端口供用戶使用。其他部分同實(shí)施例1，不再詳述。參見(jiàn)圖5，外觸發(fā)輸入頻率范圍5m~3ghz，外觸發(fā)輸入電平rms<1.7v，可兼容常用標(biāo)準(zhǔn)電平信號(hào)。內(nèi)觸發(fā)輸出頻率支持5mhz、20mhz、50mhz、100mhz、200mhz頻率可選，內(nèi)外觸發(fā)通過(guò)mux復(fù)選器選擇。

本實(shí)施例3基于一款高性能14通道輸出的緩存器，通過(guò)高性能14通道輸出的緩存器這一單芯片實(shí)現(xiàn)分頻、緩存、扇出、電平轉(zhuǎn)換功能。芯片最大輸入頻率可達(dá)3.2ghz，極限情況下，可使能芯片的÷2通道輸入路徑，輸入頻率最大可達(dá)6ghz。該高性能14通道輸出的緩存器具有n分頻功能（n=1、2、3、4、5、6、8……4094）、延時(shí)功能，并且14路輸出通道電平可通過(guò)配置芯片寄存器調(diào)整，輸出電平有l(wèi)vpecl、cml、lvds、lvcmos四種可選。芯片可替代前兩種方案中分頻芯片、扇出芯片、電平轉(zhuǎn)換芯片的所有功能，單片實(shí)現(xiàn)了自適應(yīng)寬頻率范圍頻率計(jì)數(shù)功能。高性能14通道輸出的緩存器對(duì)輸入信號(hào)進(jìn)行1分頻、4分頻、8分頻、16分頻、32分頻并設(shè)置為lvcmos輸出模式，直接輸出到fpga的io管腳，該芯片的其他通道還可以通過(guò)射頻連接器直接接到頻率計(jì)輸出端口供用戶使用。在軟件處理上，只需選擇最接近100mhz計(jì)數(shù)的通道，將其計(jì)數(shù)值乘以相應(yīng)的分頻值，即為當(dāng)前信號(hào)的頻率值。軟件操作流程見(jiàn)圖6：

fin----輸入信號(hào)頻率

f32----對(duì)輸入信號(hào)進(jìn)行32分頻之后的信號(hào)頻率

f16----對(duì)輸入信號(hào)進(jìn)行16分頻之后的信號(hào)頻率

f8----對(duì)輸入信號(hào)進(jìn)行8分頻之后的信號(hào)頻率

f4----對(duì)輸入信號(hào)進(jìn)行4分頻之后的信號(hào)頻率

f1----對(duì)輸入信號(hào)不分頻之后的信號(hào)頻率

外部輸入信號(hào)輸入到14通道輸出的緩存器，將緩存器其中的5個(gè)輸出端口配置為lvcmos連接到fpag的5個(gè)io口進(jìn)行頻率計(jì)數(shù)，設(shè)置緩存器的5個(gè)輸出端口對(duì)應(yīng)的分頻比為1、4、8、16、32分頻。

fpga首先對(duì)32分頻通道進(jìn)行計(jì)數(shù)，如果計(jì)數(shù)值小于等于50mhz，說(shuō)明此時(shí)輸入頻率值小于1.6ghz，使用16分頻會(huì)更加準(zhǔn)確；如果計(jì)數(shù)值大于50mhz，說(shuō)明輸入頻率值在1.6ghz和3.2ghz范圍內(nèi)，使用32分頻通道最為合適。

同理，如果16分頻值小于等于50mhz，此時(shí)輸入頻率值在小于800mhz，使用8分頻會(huì)更加準(zhǔn)備，如果輸入頻率大于50mhz，說(shuō)明輸入頻率在800mhz和1.6ghz范圍內(nèi)，使用16分頻通道最為合適。其他分頻選擇方式與上述一致。.

本實(shí)施例3中，計(jì)數(shù)精度可達(dá)8位/秒，時(shí)基精度0.1ppm，在6ghz情況下，最大誤差為640hz，可滿足快電子學(xué)需求。

實(shí)施例4

本自適應(yīng)寬頻率范圍的頻率計(jì)算方法包括以下步驟：通過(guò)分頻模塊對(duì)輸入信號(hào)進(jìn)行分頻，然后將分頻后的信號(hào)分別通過(guò)輸入通道輸入到后級(jí)的fpga進(jìn)行計(jì)數(shù)，通過(guò)fpga對(duì)所有輸入通道進(jìn)行判決，選擇最合適的輸入通道的信號(hào)頻率作為最終頻率值。例如1分頻、4分頻、8分頻、16分頻、32分頻，具體分頻值可能因?yàn)榉桨甘褂眯酒煌屑?xì)微變化，這樣無(wú)需用戶手動(dòng)切換低頻、高頻通道，而且對(duì)后級(jí)用于計(jì)數(shù)的fpga資源、主頻、性能都沒(méi)有特殊要求，有利于降低成本與設(shè)計(jì)難度。分頻模塊包括1:4扇出芯片、4分頻芯片、16分頻芯片和32分頻芯片；輸入信號(hào)經(jīng)過(guò)1:4扇出芯片后分成四路輸出，形成四路通道；一路輸出直接送入fpga，另外三路再分別經(jīng)過(guò)4分頻芯片、16分頻芯片和32分頻芯片后送入fpga；fpga對(duì)四路通道分別計(jì)數(shù)并且比較四路通道的計(jì)數(shù)，得到最合適的一路通道作為計(jì)數(shù)通道，繼而準(zhǔn)確得出當(dāng)前輸入信號(hào)頻率。本實(shí)施例4對(duì)應(yīng)對(duì)實(shí)施例1，相同之處不再詳述。

實(shí)施例5

本實(shí)施例5中，分頻模塊包括三個(gè)自左向右依次串聯(lián)的4分頻芯片；輸入信號(hào)分成兩路，一路直接連接fpga，另一路順序經(jīng)過(guò)三個(gè)4分頻芯片進(jìn)行分頻，每個(gè)4分頻芯片分別將分頻后的信號(hào)輸入fpga；fpga對(duì)四個(gè)通道分別計(jì)數(shù)并且比較四個(gè)通道的計(jì)數(shù)，得到最合適的計(jì)數(shù)通道，將該通道的值作為最佳計(jì)數(shù)通道，繼而準(zhǔn)確得出當(dāng)前輸入信號(hào)頻率。本實(shí)施例5對(duì)應(yīng)對(duì)實(shí)施例2，相同之處不再詳述。

實(shí)施例6

本實(shí)施例6中，分頻模塊為高性能14通道輸出緩存器，通過(guò)高性能14通道輸出緩存器對(duì)輸入信號(hào)進(jìn)行1分頻、4分頻、8分頻、16分頻和32分頻并將高性能14通道輸出緩存器設(shè)置為lvcmos輸出模式，高性能14通道輸出緩存器將輸出信號(hào)直接輸出到fpga的io管腳；fpga對(duì)四路通道分別計(jì)數(shù)并且比較四路通道的計(jì)數(shù)，得到最合適的一路通道作為計(jì)數(shù)通道，繼而準(zhǔn)確得出當(dāng)前輸入信號(hào)頻率。本實(shí)施例6對(duì)應(yīng)對(duì)實(shí)施例3，相同之處不再詳述。