国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種虛擬熒光示波器的制作方法

      文檔序號:11228902閱讀:335來源:國知局
      一種虛擬熒光示波器的制造方法與工藝

      本發(fā)明涉及一種虛擬熒光示波器,不僅能夠實現傳統(tǒng)示波器的功能,并且具有存儲、再現、分析和處理波形等特點。



      背景技術:

      虛擬儀器的出現,徹底改變了傳統(tǒng)儀器的結構固定、功能單一、價格昂貴、可擴展性差等不足,并且具有的靈活方便的功能擴展、美觀友好的人機界面、得心應手的操作、優(yōu)良的性能價格比和用戶可自行定義儀器功能等一系列優(yōu)點。虛擬儀器將計算機和測量系統(tǒng)融合于一體,用計算機軟件代替?zhèn)鹘y(tǒng)儀器的某些硬件的功能,用計算機的顯示器代替?zhèn)鹘y(tǒng)儀器物理面板。虛擬儀器對于傳統(tǒng)儀器的最大優(yōu)勢是“傳統(tǒng)的獨立儀器由制造商來定義它的功能,而虛擬儀器完全由用戶定義儀器的功能”。

      虛擬示波器是虛擬儀器的一種,它不僅可以實現傳統(tǒng)示波器的功能,并且具有存儲、再現、分析、處理波形等特點,而且體積小,耗電少。虛擬示波器使用功能強大的微型計算機來完成信號的處理和波形的顯示,利用軟件技術在屏幕上設計出方便、逼真的儀器面板,進行各種信號的處理、加工和分析,用各種不同的方式(如數據、圖形、圖表等)表示測量結果,完成各種規(guī)模的測量任務。

      現在的測量領域需要更高準確度和靈敏度等,熒光技術可以滿足這些需求。但是現在市場上實際銷售和使用的虛擬示波器還沒有實現這種熒光功能,不能滿足實現熒光效果及大存儲的需求。



      技術實現要素:

      本發(fā)明的目的就是提供一種虛擬熒光示波器,以解決現有技術存在的不能滿足實現熒光效果及大存儲需求的問題。

      本發(fā)明的技術方案是:一種虛擬熒光示波器,其特征在于,包括模擬信號處理模塊、fpga模塊、電腦存儲器和計算機,模擬信號處理模塊與fpga模塊的各接口連接,fpga模塊還分別連接有電腦存儲器和計算機。

      本發(fā)明具有以下優(yōu)點:

      1.高采樣率:單通道的最高實時采樣速率為1gsps;

      2.帶寬最高達到250mhz;

      3.多個(四個)測量通道;

      4.靈敏度范圍大,從0.5mv/div~10v/div共14個檔位;

      5.支持usb2.0/1.1通訊;

      6.預留接口:能實現產品拓展;

      7.預留軟件升級功能模塊:可實現產品的二次開發(fā)及優(yōu)化升級;

      8.支持熱插拔;

      9.由于優(yōu)化了一部分功能模塊降低了硬件成本,實現產品高性價比;

      10.具有熒光效果及大存儲能力;

      11.既支持熒光模式虛擬示波器的單獨工作,也可以作為普通數字大存儲模式虛擬示波器單獨工作。

      附圖說明

      圖1是本發(fā)明的整體工作原理結構框圖;

      圖2是本發(fā)明的模擬信號處理模塊的結構框圖;

      圖3是本發(fā)明的繼電器控制電路的構成框圖;

      圖4是本發(fā)明的位移控制電路的構成框圖;

      圖5是本發(fā)明的vga控制電路的構成框圖;

      圖6是本發(fā)明的adc及時鐘電路的構成框圖。

      具體實施方式

      參見圖1,本發(fā)明一種虛擬熒光示波器,包括模擬信號處理模塊4、fpga(現場可編程門陣列)模塊3、ddr3(電腦存儲器)5、sdram(同步動態(tài)隨機存儲器)6和計算機(pc)1,模擬信號處理模塊4與fpga模塊3的各接口連接,fpga模塊3分別連接有ddr3(電腦存儲器)5和sdram(同步動態(tài)隨機存儲器)6sdram與ddr3對應的),fpga模塊3還通過usbic接口電路2與計算機(pc)1建立usb通訊連接。

      所述的模擬信號處理模塊4的主要控制電路包括:繼電器控制電路41、位移控制電路42、vga控制電路43和adc及時鐘電路44,數據傳輸主要由i/o來完成。其中繼電器控制電路41分別從fpga模塊3的spi#1接口連接,分別獲取數據輸出時鐘信號、串行數據和數據位移時鐘信號;位移控制電路42與fpga模塊3的pwm1-pwm4輸出接口連接;vga控制電路43分別從fpga模塊3的spi接口連接,分別獲取fpga模塊3的數據輸出時鐘信號、串行數據和cs1-cs4信號;adc及時鐘電路44的輸出端通過數據及時鐘總線與fpga模塊3的i/o接口連接,adc及時鐘電路44還分別獲取fpga模塊3的spi#1接口輸出的數據輸出時鐘信號、串行數據和cs5-cs6信號。參見圖2,本發(fā)明的模擬信號處理模塊4的繼電器控制電路41、位移控制電路42和vga控制電路43并列設置四路,分別說明如下。

      (1)繼電器控制電路41結構:

      第一路繼電器控制電路41由依次串聯(lián)的第一級繼電器1控制衰減電路1-1、第二級繼電器控制衰減電路1-2和一級繼電器控制ac/dc轉換(耦合)電路1組成。第一級繼電器控制衰減電路1-1的輸入端與輸入模擬信號“ch1輸入”連接。

      其他三路繼電器控制電路41組成與第一路相同,各級的繼電器和電路編號順序增加。

      該實施例的繼電器控制電路41是選用美國ti公司生產的4片74hc595芯片進行設計,其組成的數據位寬為32bit。設計目的是利用4片hc595芯片將fpga傳送到的32bit串行數據轉換成并行數據輸出以控制相應的繼電器控制電路(參見圖3)。

      (2)位移控制電路42結構:

      第一路位移控制電路42由信號放大器1組成,該信號放大器1從fpga模塊3的pwm1接口獲取對應的位移電壓信號;該信號放大器1的輸入端與所述的繼電器控制ac/dc轉換(耦合)電路1的輸出端連接。其他三路位移控制電路42組成與第一路相同,各級的信號放大器的編號順序增加,分別由fpga模塊3的pwm2-pwm4提供位移電壓。

      該位移控制電路42由fpga模塊3的4路普通i/o輸出頻率固定占空比變化的脈沖波經過積分電路轉化為直流;然后再經過跟隨及放大后,疊加在前通道采集的信號上面做為偏移電壓使用。pwm積分電路不僅實現了dac的功能作用,還實現了降低成本的作用(參見圖4)。

      (3)vga控制電路43(參見圖5):

      每一路vga控制電路43由依次串聯(lián)的電壓/電流轉換電路(1-4)、vga1-vga4模塊和差分放大器1-差分放大器4組成,該vga(1-4)模塊分別從fpga模塊3的pwm5-pwm8接口獲取對應的20m帶寬限制信號;該電壓/電流轉換電路1-4的輸入端與對應的信號放大器1-4的輸出端連接;每一路該電壓/電流轉換電路的輸出端均與所述的adc及時鐘電路44的輸入端連接。

      由fpga模塊3(spi#1)的時鐘及數據線、其他普通i/o及595信號線來實現vga的打開關斷、粗調細調、放大倍數改變等功能,來實現信號的調理。

      此部分電路實現了粗調細調,單端轉差分,信號放大整理及帶寬限制等的功能。

      (4)adc及時鐘電路44(參見圖6):

      adc:由fpga模塊3(spi#1)的時鐘及數據線及其他普通i/o作為片選信號線來實現檔位及通道模式的選擇,和其他此類功能模塊相比,原來需要很多芯片實現的功能,這次只用一塊此類adc芯片就實現了功能需求,使硬件設計顯得優(yōu)化、簡約。

      adc的時鐘:由adf4360及其周圍電路提供一個中心頻率為1ghz的差分時鐘信號供給adc采樣時鐘使用??梢酝ㄟ^其外圍器件及軟件的設置來實現中心頻率的改變。

      本發(fā)明的主要特點如下:

      a:fpga模塊3與現有示波器相比,不需要再外接一個工作時鐘芯片;fpga模塊3的工作時鐘有其他模塊提供。

      b:由于增加了ddr3(5)及sdram(6),本設計能實現更大的存儲深度及更快的處理速度。

      c:由于模擬電路模塊4的繼電器控制電路41、位移控制電路42、vga控制電路43和adc及時鐘電路44的電路設計的優(yōu)勢,實現了如下功能:

      a.高采樣率:單通道的最高實時采樣速率為1gsps。

      b.本臺虛擬數字存儲示波器為4通道,數字示波器探頭設在×10衰減倍數時,示波器帶寬為bw=250mhz,即:輸入信號的帶寬為dc~250mhz,輸入信號的幅度為5mv~1000v(vdc+vac)vp-p;在×1衰減倍數時,示波器的帶寬被限制為6.0mhz,即:輸入信號的帶寬為dc~6.0mhz,輸入信號的幅度為0.5mv~100v(vdc+vac)vp-p。

      c.輸入阻抗為25pf±3pf時為1mω±2.0%。

      d.調節(jié)探頭衰減比例。為了配合探頭的衰減倍數,需要在通道操作菜單相應調整探頭比例衰減系數。探頭衰減系數為×1、×10、×100和×1000。

      e.示波器的最大實時采樣速率為1gsps,即單通道最大實時采樣速率只為250msps(信號通道切換由adc及vga來實現。

      f.本示波器探頭為×1時,靈敏度范圍從0.5mv~10v,以1-2-5方式步進,共分為14檔,即0.5mv、1mv、2mv、5mv、10mv、20mv、50mv、100mv、200mv、500mv、1.0v、2.0v、5.0v、10.0v。

      g.設置通道帶寬限制。具有20mhz信號帶寬限制,目的是為了限制帶寬,以便減小顯示噪聲和多余的高頻分量信號;

      20mhz信號帶寬限制:是指對20mhz頻率點的信號幅度衰減3db。

      h.探頭補償信號為1khz±1.0%,2v±1.0%。

      i.設置通道耦合。具有交流(ac)、直流(dc)及接地輸入信號耦合,與mcu之間采用并口接口等等;

      ac耦合:是指衰減10hz以下的信號和直流;

      dc耦合:通過所有的信號,包括直流和滿帶寬的信號;

      gnd耦合:斷開輸入信號,目的是為了測試屏幕顯示是否有直流偏移量,以檢測0伏電平是否顯示正確。

      d:由于usbic(2)與fpga模塊(3)采用了特殊的工作模式;對儀器整體性能的可靠性等有了很大提高改善,也滿足了熒光這種工作模式所需要的通訊速度要求。

      e:由于上面提到的速度和深度等的提升,再加上特殊的算法,進而實現了熒光功能。

      f:由于usbic(2)與fpga模塊(3)采用了特殊的工作模式,本電路的軟件升級性能更方便,數據存儲更安全可靠。

      當前第1頁1 2 
      網友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1