本技術(shù)涉及芯片測(cè)試，具體涉及一種芯片閂鎖效應(yīng)測(cè)試系統(tǒng)、方法、電子設(shè)備及存儲(chǔ)介質(zhì)。

背景技術(shù)：

1、隨著電子技術(shù)的發(fā)展，電子電路的集成度越來(lái)越高，相關(guān)的電壓瞬變會(huì)引起半導(dǎo)體器件失效，即閂鎖效應(yīng)(latch-up)。閂鎖效應(yīng)可使得器件在電源與地之間形成短路，造成大電流、eos和器件損壞，是影響器件可靠性的一個(gè)潛在的嚴(yán)重問(wèn)題。所以，通過(guò)閂鎖測(cè)試評(píng)價(jià)芯片的抗閂鎖能力，對(duì)于保證芯片的質(zhì)量具有很重要的意義。

2、然而，現(xiàn)有的芯片閂鎖效應(yīng)測(cè)試方案有很多種，但大都存在測(cè)試成本高、時(shí)間長(zhǎng)、方案繁瑣等問(wèn)題。

技術(shù)實(shí)現(xiàn)思路

1、為了解決上述技術(shù)問(wèn)題，本技術(shù)提供了一種芯片閂鎖效應(yīng)測(cè)試系統(tǒng)、方法、電子設(shè)備及存儲(chǔ)介質(zhì)，旨在降低芯片閂鎖效應(yīng)測(cè)試的時(shí)間和成本，提供一種測(cè)試效果明顯且不受場(chǎng)地約束的芯片閂鎖效應(yīng)測(cè)試方案。

2、根據(jù)本技術(shù)第一方面，提供了一種芯片閂鎖效應(yīng)測(cè)試系統(tǒng)，包括：

3、電路基板；

4、固定結(jié)構(gòu)，設(shè)置于所述電路基板表面，用于固定待測(cè)芯片；

5、測(cè)試結(jié)構(gòu)，設(shè)置于所述電路基板表面，通過(guò)所述固定結(jié)構(gòu)與所述待測(cè)芯片的多個(gè)管腳耦接；

6、供電單元，用于向所述待測(cè)芯片進(jìn)行供電；

7、激勵(lì)源，用于在測(cè)試時(shí)，通過(guò)所述測(cè)試結(jié)構(gòu)向所述待測(cè)芯片提供激勵(lì)信號(hào)；

8、溫度報(bào)警單元，用于監(jiān)測(cè)所述待測(cè)芯片的封裝體溫度，并將所述待測(cè)芯片的封裝體溫度與預(yù)定溫度進(jìn)行比較，以根據(jù)比較結(jié)果指示在當(dāng)前的所述激勵(lì)信號(hào)的作用下所述待測(cè)芯片是否存在閂鎖效應(yīng)。

9、可選地，所述溫度報(bào)警單元被配置為：在所述待測(cè)芯片的封裝體溫度超過(guò)預(yù)定溫度時(shí)進(jìn)行報(bào)警，以指示所述待測(cè)芯片在當(dāng)前的所述激勵(lì)信號(hào)的作用下存在閂鎖效應(yīng)。

10、可選地，所述供電單元被配置為：在所述待測(cè)芯片的封裝體溫度超過(guò)預(yù)定溫度時(shí)停止向所述待測(cè)芯片的供電。

11、可選地，所述芯片閂鎖效應(yīng)測(cè)試系統(tǒng)還包括：

12、空洞結(jié)構(gòu)，設(shè)置于所述固定結(jié)構(gòu)的中央?yún)^(qū)域，在所述待測(cè)芯片固定于所述固定結(jié)構(gòu)上后，所述待測(cè)芯片的封裝體的散熱面通過(guò)所述空洞結(jié)構(gòu)裸露于所述電路基板之外。

13、可選地，所述空洞結(jié)構(gòu)的面積小于等于所述待測(cè)芯片的封裝體的散熱面面積。

14、可選地，所述溫度報(bào)警單元包括：

15、溫度傳感器，通過(guò)所述空洞結(jié)構(gòu)設(shè)置于所述待測(cè)芯片的封裝體的散熱面上，所述溫度傳感器通過(guò)監(jiān)測(cè)所述待測(cè)芯片的封裝體的散熱面溫度獲得所述待測(cè)芯片的封裝體溫度；

16、溫度監(jiān)測(cè)控制電路，輸入端與所述溫度傳感器耦接，接收所述待測(cè)芯片的封裝體的散熱面溫度，并與所述預(yù)定溫度進(jìn)行比較，根據(jù)比較結(jié)果生成相應(yīng)的控制信號(hào)；

17、報(bào)警器，輸入端與所述溫度監(jiān)測(cè)控制電路耦接，接收所述控制信號(hào)。

18、可選地，所述供電單元包括：

19、供電電源；

20、電流傳感器，用于對(duì)流經(jīng)所述待測(cè)芯片的電源管腳的電流進(jìn)行檢測(cè)；

21、電流檢測(cè)控制電路，與所述電流傳感器的輸出端耦接，用于在所述電流傳感器檢測(cè)到的電流超過(guò)預(yù)設(shè)的電流閾值時(shí)，斷開(kāi)所述供電電源向所述待測(cè)芯片進(jìn)行供電的供電路徑或者控制所述供電電源停止向所述待測(cè)芯片進(jìn)行供電。

22、可選地，所述電流傳感器通過(guò)電磁感應(yīng)原理對(duì)流經(jīng)所述待測(cè)芯片的電源管腳的電流進(jìn)行檢測(cè)。

23、可選地，所述固定結(jié)構(gòu)和所述測(cè)試結(jié)構(gòu)設(shè)置于所述電路基板的同一表面，所述固定結(jié)構(gòu)設(shè)置于所述電路基板第一表面的中央?yún)^(qū)域，所述測(cè)試結(jié)構(gòu)設(shè)置于所述電路基板第一表面的邊緣區(qū)域。

24、可選地，所述芯片閂鎖效應(yīng)測(cè)試系統(tǒng)還包括：

25、電源指示燈，設(shè)置于所述電路基板第二表面，所述電源指示燈與所述待測(cè)芯片的電源管腳耦接；

26、程序運(yùn)行指示燈，設(shè)置于所述電路基板第二表面，所述程序運(yùn)行指示燈與所述待測(cè)芯片的第一通用輸入輸出管腳耦接；

27、程序運(yùn)行異常指示燈，設(shè)置于所述電路基板第二表面，所述程序運(yùn)行異常指示燈與所述待測(cè)芯片的第二通用輸入輸出管腳耦接；

28、所述電源指示燈用于指示所述供電單元對(duì)所述待測(cè)芯片的供電狀態(tài)，所述程序運(yùn)行指示燈和所述程序運(yùn)行異常指示燈用于指示所述待測(cè)芯片中程序的運(yùn)行狀態(tài)。

29、可選地，所述電源指示燈、所述程序運(yùn)行指示燈和所述程序運(yùn)行異常指示燈均為發(fā)光二極管；

30、所述電源指示燈處于常亮狀態(tài)時(shí)指示所述供電單元對(duì)所述待測(cè)芯片的供電正常，所述電源指示燈處于熄滅狀態(tài)時(shí)指示所述供電單元對(duì)所述待測(cè)芯片的供電異常；

31、所述程序運(yùn)行指示燈處于閃爍狀態(tài)，且所述程序運(yùn)行異常指示燈處于熄滅狀態(tài)時(shí)指示所述待測(cè)芯片中程序運(yùn)行正常；

32、所述程序運(yùn)行指示燈處于常亮狀態(tài)時(shí)指示所述待測(cè)芯片中程序停止運(yùn)行；

33、所述程序運(yùn)行異常指示燈處于常亮狀態(tài)時(shí)指示所述待測(cè)芯片中程序運(yùn)行異常。

34、可選地，所述芯片閂鎖效應(yīng)測(cè)試系統(tǒng)還包括：

35、復(fù)位按鍵，所述復(fù)位按鍵與所述待測(cè)芯片的復(fù)位管腳連接，用于實(shí)現(xiàn)對(duì)所述待測(cè)芯片中運(yùn)行程序的復(fù)位操作。

36、可選地，所述固定結(jié)構(gòu)通過(guò)焊接或可拆卸的方式固定所述待測(cè)芯片。

37、可選地，所述測(cè)試結(jié)構(gòu)包括多個(gè)測(cè)試管腳，所述多個(gè)測(cè)試管腳與所述待測(cè)芯片的多個(gè)管腳一一對(duì)應(yīng)耦接。

38、可選地，所述供電單元還包括：

39、顯示器，用于對(duì)所述電流傳感器檢測(cè)到的電流進(jìn)行數(shù)值顯示。

40、可選地，所述激勵(lì)源包括靜電放電模擬器，所述激勵(lì)信號(hào)為靜電信號(hào)。

41、可選地，所述靜電放電模擬器包括：

42、高壓電源，用于提供高壓信號(hào)；

43、控制單元，用于控制所述高壓電源的放電參數(shù)，輸出所述靜電信號(hào)，所述放電參數(shù)包括放電電壓、放電次數(shù)以及放電間隔中的至少一種。

44、根據(jù)本技術(shù)第二方面，提供了一種芯片閂鎖效應(yīng)測(cè)試方法，包括：

45、在待測(cè)芯片上電后，運(yùn)行所述待測(cè)芯片中預(yù)先燒錄的程序；

46、對(duì)所述待測(cè)芯片的測(cè)試管腳施加激勵(lì)信號(hào)，同時(shí)監(jiān)測(cè)所述待測(cè)芯片的封裝體溫度；

47、將所述待測(cè)芯片的封裝體溫度與預(yù)定溫度進(jìn)行比較，根據(jù)比較結(jié)果判定在當(dāng)前的所述激勵(lì)信號(hào)的作用下所述待測(cè)芯片是否存在閂鎖效應(yīng)。

48、可選地，在所述待測(cè)芯片的封裝體溫度超過(guò)預(yù)定溫度時(shí)，判定所述待測(cè)芯片在當(dāng)前的所述激勵(lì)信號(hào)的作用下存在閂鎖效應(yīng)，并記錄當(dāng)前測(cè)試結(jié)果；

49、在所述待測(cè)芯片的封裝體溫度未超過(guò)預(yù)定溫度時(shí)，判定所述待測(cè)芯片在當(dāng)前的所述激勵(lì)信號(hào)的作用下不存在閂鎖效應(yīng)。

50、可選地，在所述待測(cè)芯片的封裝體溫度未超過(guò)預(yù)定溫度時(shí)，判定所述待測(cè)芯片在當(dāng)前的所述激勵(lì)信號(hào)的作用下不存在閂鎖效應(yīng)；以及

51、所述芯片閂鎖效應(yīng)測(cè)試方法還包括：

52、判斷所述待測(cè)芯片中程序是否運(yùn)行正常，并在程序運(yùn)行正?；蚧謴?fù)正常之后，增大所述激勵(lì)信號(hào)。

53、根據(jù)本技術(shù)第三方面，提供了一種處理器、存儲(chǔ)器及存儲(chǔ)在所述存儲(chǔ)器上并可在所述處理器上運(yùn)行的程序，所述程序被所述處理器執(zhí)行時(shí)實(shí)現(xiàn)如本技術(shù)任一實(shí)施例所述的芯片閂鎖效應(yīng)測(cè)試方法的步驟。

54、根據(jù)本技術(shù)第四方面，提供了一種存儲(chǔ)介質(zhì)，所述存儲(chǔ)介質(zhì)上存儲(chǔ)有計(jì)算機(jī)程序或指令，所述計(jì)算機(jī)程序或指令被處理器執(zhí)行時(shí)實(shí)現(xiàn)如本技術(shù)任一實(shí)施例所述的芯片閂鎖效應(yīng)測(cè)試方法的步驟。

55、本技術(shù)的有益效果至少包括：

56、本技術(shù)實(shí)施例所提供的芯片閂鎖效應(yīng)測(cè)試方案，包括在進(jìn)行芯片閂鎖效應(yīng)測(cè)試時(shí)，利用溫度報(bào)警單元監(jiān)測(cè)待測(cè)芯片的封裝體溫度并與預(yù)定溫度進(jìn)行比較，從而根據(jù)比較結(jié)果指示在當(dāng)前的激勵(lì)信號(hào)的作用下待測(cè)芯片是否存在閂鎖效應(yīng)，相當(dāng)于是基于芯片在發(fā)生閂鎖效應(yīng)時(shí)的溫度變化來(lái)進(jìn)行芯片閂鎖效應(yīng)測(cè)試，測(cè)試方案簡(jiǎn)單，在能夠?qū)Σ煌庋b類型的芯片是否存在閂鎖效應(yīng)進(jìn)行準(zhǔn)確的定位和分析的情況下，還能夠有效的避免器件發(fā)生過(guò)熱、損壞甚至燒毀等問(wèn)題，測(cè)試結(jié)果的準(zhǔn)確性和可靠性高，且測(cè)試的時(shí)間和成本較低，測(cè)試效果明顯且不受場(chǎng)地約束。

57、再進(jìn)一步的優(yōu)選示例中，設(shè)置在待測(cè)芯片的封裝體溫度超過(guò)預(yù)定溫度時(shí)進(jìn)行報(bào)警來(lái)指示待測(cè)芯片在當(dāng)前的激勵(lì)信號(hào)的作用下存在閂鎖效應(yīng)，通過(guò)該報(bào)警動(dòng)作，能夠?qū)π酒l(fā)生閂鎖效應(yīng)的時(shí)刻進(jìn)行直觀且準(zhǔn)確的指示，方便后續(xù)處理。

58、應(yīng)當(dāng)說(shuō)明的是，以上的一般描述和后文的細(xì)節(jié)描述僅是示例性和解釋性的，并不能限制本技術(shù)。