一種基于激發(fā)邏輯控制的射極耦合式光電傳感器系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種光電傳感器，具體是指一種基于激發(fā)邏輯控制的射極耦合式光電傳感器系統(tǒng)。
【背景技術(shù)】
[0002]隨著全球制造業(yè)自動化程度的提高，工業(yè)傳感器成為提高生產(chǎn)能力和增強安全的關(guān)鍵所在。工業(yè)傳感器有各種尺寸、形狀和技術(shù)一一最常見的是用電感、電容、光電、磁力、超聲波技術(shù)設(shè)計的傳感器。每一種技術(shù)各有其長短，因此要根據(jù)應(yīng)用的要求來確定采用哪一種傳感器。
[0003]光電式傳感器因其靈敏度高，檢測距離遠，所以在現(xiàn)實的檢測和控制中應(yīng)用非常廣泛。然而，目前所使用的光電傳感器其檢測精度并不高，并不能適應(yīng)目前的生產(chǎn)所需。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于克服傳統(tǒng)的光電傳感器其檢測精度不高的缺陷，提供一種基于激發(fā)邏輯控制的射極耦合式光電傳感器系統(tǒng)。
[0005]本發(fā)明的目的通過下述技術(shù)方案實現(xiàn):一種基于激發(fā)邏輯控制的射極耦合式光電傳感器系統(tǒng)，由輸出端口，光源，與光源相連接的光學元件，與光學元件相連接的接收器，與接收器相連接的比較單元，與比較單元相連接的光電轉(zhuǎn)換單元，與光電轉(zhuǎn)換單元相連接的射極耦合式放大單元，與輸出端口相連接的判定單元，以及設(shè)置在射極耦合式放大單元與判定單元之間的激發(fā)邏輯控制單元組成。
[0006]進一步的，所述激發(fā)邏輯控制單元由功率放大器P1，功率放大器P2，與非門A4，與非門A2，與非門A3，電阻R16，電阻R17，電阻R18以及電阻R19組成；所述電阻R17串接在功率放大器Pl的正極和輸出端之間，功率放大器Pl的正極則經(jīng)電阻R16后形在該激發(fā)邏輯控制單元的輸入端、其負極則經(jīng)電阻R18后與功率放大器P2的正極相連接；電阻R19則串接在功率放大器P2的正極和輸出端之間；所述與非門A4的正極與功率放大器Pl的輸出端相連接、其負極則與與非門A2的輸出端相連接、其輸出端則形成該激發(fā)邏輯控制單元的輸出端；所述與非門A2的正極與與非門A4的輸出端相連接、其負極則與功率放大器P2的輸出端相連接、輸出端則與與非門A3的正極相連接；所述與非門A3的負極則與功率放大器P2的輸出端相連接、其輸出端則與與非門A4的輸出端相連接；所述功率放大器P2的負極接地。
[0007]所述射極耦合式放大單元由三極管VT5，三極管VT6，三極管VT7，與非門Al，第三濾波電路，第四濾波電路，N極順次經(jīng)電阻RlO和電阻Rll后與第三濾波電路相連接、P極則與三極管VT5的集電極相連接的二極管D6，一端與第三濾波電路相連接、另一端則形成該射極耦合式放大單元的輸入端的電位器R9，正極與電位器R9的滑動端相連接、負極則與三極管VT5的基極相連接的電容C10，一端與二極管D6的N極相連接、另一端則經(jīng)電阻R14后與第四濾波電路相連接的電阻R13，負極與三極管VT5的集電極相連接、正極則與三極管VT6的基極相連接的電容Cl I，以及N極與三極管VT7的基極相連接、P極則與三極管VT6的發(fā)射極相連接的二極管D7組成；所述三極管VT5的基極與電阻RlO和電阻Rl I的連接點相連接、其發(fā)射極則與第三濾波電路相連接；所述三極管VT6的基極與電阻R13和電阻R14的連接點相連接、其集電極則與二極管D6的N極相連接、其發(fā)射極則與第四濾波電路相連接；所述與非門Al的正極和負極均與三極管VT6的集電極相連接、其輸出端則與三極管VT6的發(fā)射極相連接；所述三極管VT7的發(fā)射極與第四濾波電路相連接、其集電極則形成該射極耦合式放大單元的輸出端；所述第四濾波電路還與第三濾波電路相連接。
[0008]所述第三濾波電路包括電阻R12以及電容C12 ;該電容C12與電阻R12相并聯(lián)，其一個共同端與三極管VT5的發(fā)射極相連接，其另一個共同端則經(jīng)電阻Rll后與三極管VT5的基極相連接；所述第四濾波電路則包括電阻R15和電容C13 ;電容C13的負極與三極管VT6的發(fā)射極相連接、其正極則經(jīng)電阻Rll后與三極管VT5的基極相連接；電阻R15則與電容C13相并聯(lián)；所述三極管VT7的發(fā)射極則與電容C13的正極相連接。
[0009]所述比較單元由處理芯片U，變壓器T，與處理芯片U相連接的第一 RC濾波電路，串接在第一 RC濾波電路與處理芯片U之間的篩選電路，一端與處理芯片U的EN管腳相連接、另一端則經(jīng)電阻R3后與處理芯片U的VIN管腳相連接的電阻Rl，正極與處理芯片U的VIN管腳相連接、負極接地的電容C3，與處理芯片U相連接的三極管觸發(fā)電路和微處理電路，正極與處理芯片U的PVIN管腳相連接、負極則經(jīng)二極管D4后與變壓器T原邊線圈的非同名端相連接的極性電容C6，正極與極性電容C6的正極相連接、負極接地的極性電容C5，以及與變壓器T副邊線圈相連接的輸出電路組成；所述微處理電路還與輸出電路相連接，變壓器T原邊線圈則與三極管觸發(fā)電路的輸出端相連接。
[0010]所述的第一 RC濾波電路包括電容Cl和電阻R2 ;所述電容Cl與電阻R2相并聯(lián)，其一個共同端與處理芯片U的EN管腳相連接，其另一個共同端則與篩選電路相連接。
[0011]所述的篩選電路由場效應(yīng)管M0S1，三極管VT4，單向晶閘管D2，串接在處理芯片U的VCC管腳和場效應(yīng)管MOSl的柵極之間的電容C2，串接在處理芯片U的RT管腳和場效應(yīng)管MOSl的柵極之間的二極管Dl，串接在處理芯片U的SS管腳和場效應(yīng)管MOSl的柵極之間的電容C4，串接在場效應(yīng)管MOSl的源極與三極管VT4的基極之間的電阻R4，以及串接在場效應(yīng)管MOSl的柵極與三極管VT4的集電極之間的電阻R5組成；所述場效應(yīng)管MOSl的漏極經(jīng)電阻R2后與處理芯片U的EN管腳相連接，其柵極則與單向晶閘管D2的P極相連接；所述單向晶閘管D2的控制極與三極管VT4的集電極相連接，其N極則與三極管VT4的發(fā)射極相連接，其P極則與處理芯片U的AGND管腳相連接；所述處理芯片U的EN管腳形成該比較單元的輸入端，其PVIN管腳則與電阻I和電阻R3的連接點相連接。
[0012]所述三極管觸發(fā)電路由三極管VT1，三極管VT2以及二極管D3組成；所述二極管D3串接在三極管VTl的集電極和三極管VT2的集電極之間；所述三極管VTl的集電極與處理芯片U的HO管腳相連接，其基極則與處理芯片U的BST管腳相連接，其發(fā)射極則與三極管VT2的基極相連接；所述三極管VT2的基極與處理芯片U的LO管腳相連接，其發(fā)射極則與處理芯片U的PGND管腳相連接的同時接地；所述變壓器T的原邊線圈的同名端與處理芯片U的HO管腳相連接，其非同名端則與三極管VT2的發(fā)射極相連接。
[0013]所述輸出電路則包括二極管D5，電容C8，電感LI以及極性電容C9 ;所述二極管D5的P極與變壓器T副邊線圈的非同名端相連接，其N極則經(jīng)電感LI后形成該比較單元的輸出端；電容CS的正極與二極管D5的N極相連接，其負極則與變壓器T副邊線圈的同名端相連接；極性電容C9的正極經(jīng)電感LI后與二極管D5的N極相連接，其負極則與變壓器T副邊的非同名端相連接的同時接地。
[0014]所述的微處理電路由三極管VT3，一端與三極管VT3的發(fā)射極相連接的同時接地、另一端則經(jīng)電阻R7后與極性電容C9的正極相連接的電阻R8，一端與處理芯片U的FB管腳相連接、另一端則與電阻R7和電阻R8的連接點相連接的電阻R6，以及與電阻R6相并聯(lián)的電容C7組成；所述三極管VT3的基極與處理芯片U的COMP管腳相連接，其集電極則與處理芯片U的FB管腳相連接。
[0015]為了達到更好的實施效果，所述的處理芯片U優(yōu)選為LM5015集成電路，而電容C10,電容C11，電容C12以及電容C13均優(yōu)先采用貼片電容來實現(xiàn)。
[0016]本發(fā)明較現(xiàn)有技術(shù)相比，具有以下優(yōu)點及有益效果:
[0017](I)本發(fā)明的靈敏度比傳統(tǒng)的光電傳感器的靈敏度更高，并且體積更小，因此可以適用于安裝環(huán)境小的工況，提高了其應(yīng)用范圍。
[0018](2)本發(fā)明具有良好的抗電磁干擾能力，避免因磁場干擾而影響其檢測精度。
[0019](3)本發(fā)明通過比較單元對檢測信號進行不失真的放大，有利于射極耦合式放大單元對檢測信號進行處理，提高了其檢測精度。
[0020](4)本發(fā)明通過射極耦合式放大單元的作用，可以避免系統(tǒng)的磁場與檢測到的信號相互干擾，使本發(fā)明信號檢測更加穩(wěn)定。
[0021](5)本發(fā)明通過激發(fā)邏輯控制單元的作用，使其處理信號頻率時的精度更高。
【附圖說明】
[0022]圖1為本發(fā)明的整體結(jié)構(gòu)示意圖。
[0023]圖2為本發(fā)明的比較單元電路結(jié)構(gòu)示意圖。
[0024]圖3為本發(fā)明的射極耦合式放大單元電路結(jié)構(gòu)示意圖。
[0025]圖4為本發(fā)明的激發(fā)邏輯控制單元電路圖。
【具體實施方式】
[0026]下面結(jié)合實施例對本發(fā)明作進一步地詳細說明，但本發(fā)明的實施方式不限于此。
[0027]實施例
[0028]如圖1