數(shù)字陣列雷達(dá)dbf系統(tǒng)基準(zhǔn)定時(shí)產(chǎn)生模塊及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種數(shù)字陣列雷達(dá)DBF系統(tǒng)基準(zhǔn)定時(shí)產(chǎn)生模塊及方法，屬于雷達(dá)探測(cè)領(lǐng)域。
【背景技術(shù)】
[0002]數(shù)字波束形成(DBF)系統(tǒng)是數(shù)字陣列雷達(dá)中的關(guān)鍵系統(tǒng)，可實(shí)現(xiàn)同時(shí)多波束掃描。隨著雷達(dá)陣元的增多，各陣元接收的數(shù)據(jù)經(jīng)過模擬一數(shù)字轉(zhuǎn)換器(AD)采樣打包后，一般通過光纖異步傳輸給DBF分系統(tǒng)進(jìn)行波束合成。DBF系統(tǒng)采用現(xiàn)場(chǎng)可編程門陣列(FPGA)實(shí)現(xiàn)多通道數(shù)據(jù)的并行處理。
[0003]雷達(dá)的定時(shí)信號(hào)經(jīng)陣面組件轉(zhuǎn)換為約定的數(shù)據(jù)，按照約定的協(xié)議打包傳輸給DBF分系統(tǒng)。由于DBF是對(duì)各通道數(shù)據(jù)進(jìn)行同步并行合成，需要產(chǎn)生基準(zhǔn)定時(shí)信號(hào)，用于系統(tǒng)各通道數(shù)據(jù)的同步處理。傳統(tǒng)的方法選取某一固定光纖傳輸過來(lái)的定時(shí)作為系統(tǒng)的基準(zhǔn)定時(shí)，如果該光纖或光纖對(duì)應(yīng)的組件出現(xiàn)損壞或傳輸?shù)臄?shù)據(jù)誤碼較多時(shí)，會(huì)出現(xiàn)不能產(chǎn)生基準(zhǔn)定時(shí)或產(chǎn)生錯(cuò)誤的基準(zhǔn)定的情況，影響后續(xù)處理。隨著陣面規(guī)模的增大和集成度的提高，因一個(gè)組件或光纖出現(xiàn)問題而影響系統(tǒng)整體性能和工作不可接受，因此該方法已不適用于目前的數(shù)字陣列雷達(dá)處理。

【發(fā)明內(nèi)容】

[0004]針對(duì)以上問題本發(fā)明提供了一種數(shù)字陣列雷達(dá)DBF系統(tǒng)基準(zhǔn)定時(shí)產(chǎn)生模塊及方法，采用多通道定時(shí)判決產(chǎn)生基準(zhǔn)定時(shí)，滿足目前數(shù)字陣列雷達(dá)的可靠性需求。
[0005]為了解決以上問題本發(fā)明提供了一種數(shù)字陣列雷達(dá)DBF系統(tǒng)基準(zhǔn)定時(shí)產(chǎn)生模塊，其特征在于:包括:參數(shù)管理，用于系統(tǒng)參數(shù)的配置和管理，包含有效定時(shí)個(gè)數(shù)閾值、延遲清零等待時(shí)鐘周期數(shù)；延遲清零模塊，用于基準(zhǔn)定時(shí)脈沖產(chǎn)生后對(duì)系統(tǒng)各狀態(tài)的清零，以進(jìn)行下一個(gè)基準(zhǔn)定時(shí)產(chǎn)生；定時(shí)脈沖鎖存模塊，在各定時(shí)脈沖到來(lái)時(shí)產(chǎn)生定時(shí)鎖存信號(hào)，在清零信號(hào)到來(lái)時(shí)，對(duì)鎖存信號(hào)進(jìn)行清零；基準(zhǔn)定時(shí)判決及產(chǎn)生模塊，對(duì)到來(lái)的定時(shí)鎖存信號(hào)進(jìn)行計(jì)數(shù)、比較、產(chǎn)生基準(zhǔn)定時(shí)脈沖信號(hào)輸出；時(shí)鐘模塊，產(chǎn)生各模塊的工作時(shí)鐘，在DBF系統(tǒng)中，可與其他模塊共用一個(gè)時(shí)鐘模塊；
[0006]通道I?N的定時(shí)脈沖到來(lái)時(shí)，定時(shí)脈沖鎖存模塊產(chǎn)生鎖存各通道定時(shí)脈沖，即當(dāng)該通道定時(shí)脈沖到來(lái)時(shí)，該通道輸出信號(hào)置為高電平，其中N為大于I的正整數(shù)；
[0007]經(jīng)基準(zhǔn)定時(shí)判決及產(chǎn)生模塊通過對(duì)定時(shí)鎖存信號(hào)兩兩流水相加得到當(dāng)前到來(lái)的有效定時(shí)脈沖數(shù)計(jì)數(shù)值；比較有效定時(shí)脈沖數(shù)計(jì)數(shù)值和有效定時(shí)脈沖閾值，當(dāng)脈沖數(shù)達(dá)到參數(shù)管理模塊給出的有效定時(shí)脈沖閾值時(shí)，即有效定時(shí)脈沖閾值小于等于N的正整數(shù)時(shí)，產(chǎn)生一個(gè)時(shí)鐘周期的脈沖輸出信號(hào)，作為基準(zhǔn)定時(shí)脈沖輸出；產(chǎn)生后的基準(zhǔn)定時(shí)信號(hào)，經(jīng)延遲清零模塊延遲M個(gè)周期清出系統(tǒng)各狀態(tài)及定時(shí)鎖存信號(hào)，將信號(hào)置零；其中M個(gè)周期是參數(shù)管理模塊給出的預(yù)定閥值，M ^No
[0008]所述的基準(zhǔn)定時(shí)判決及產(chǎn)生模塊包括流水相加器、比較器、單脈沖產(chǎn)生模塊，輸入的定時(shí)鎖存信號(hào)經(jīng)流水相加器進(jìn)行兩兩流水相加，相加得到的結(jié)果再進(jìn)行一次兩兩相加，通過幾級(jí)相加得到有效定時(shí)脈沖數(shù)計(jì)數(shù)值；當(dāng)通道N為奇數(shù)時(shí)，最后一個(gè)通道加O。有效定時(shí)脈沖數(shù)計(jì)數(shù)值與有效定時(shí)脈沖閾值進(jìn)行通過比較器進(jìn)行比較，若有效定時(shí)脈沖數(shù)計(jì)數(shù)值大于等于有效定時(shí)脈沖閾值，則輸出高電平，否則輸出低電平。比較器輸出電平信號(hào)送入單脈沖產(chǎn)生模塊中，當(dāng)比較器輸出信號(hào)電平從低向高轉(zhuǎn)換時(shí)，單脈沖產(chǎn)生器產(chǎn)生一個(gè)時(shí)鐘周期的脈沖信號(hào)輸出，該脈沖信號(hào)即可作為基準(zhǔn)定時(shí)脈沖。
[0009]有益效果:本發(fā)明采用多個(gè)輸入通道定時(shí)進(jìn)行判決產(chǎn)生基準(zhǔn)定時(shí)，可靠性高，能容忍系統(tǒng)出現(xiàn)以下錯(cuò)誤:a.個(gè)別光纖的定時(shí)信號(hào)嚴(yán)重超前或滯后，指?jìng)€(gè)別光纖的定時(shí)脈沖到達(dá)時(shí)間相對(duì)于其他通道超前或滯后很長(zhǎng)時(shí)間；b.個(gè)別通道數(shù)據(jù)誤碼率高，產(chǎn)生錯(cuò)誤的定時(shí)脈沖信號(hào)；c.個(gè)別光纖物理通道不正常，導(dǎo)致數(shù)據(jù)輸入，因此無(wú)定時(shí)脈沖輸入的錯(cuò)誤。
[0010]本發(fā)明參數(shù)化配置，通用性強(qiáng)，可適用于不同輸入通道數(shù)。
【附圖說(shuō)明】
[0011]圖1數(shù)字陣列雷達(dá)DBF系統(tǒng)基準(zhǔn)定時(shí)產(chǎn)生模塊框圖。
[0012]圖2基準(zhǔn)定時(shí)產(chǎn)生時(shí)序圖。
[0013]圖3有效定時(shí)脈沖個(gè)數(shù)判決原理。
【具體實(shí)施方式】
[0014]下面結(jié)合附圖，對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明。
[0015]如圖1所示，本發(fā)明提供的一種數(shù)字陣列雷達(dá)DBF系統(tǒng)基準(zhǔn)定時(shí)產(chǎn)生模塊，包括:
[0016]參數(shù)管理1，用于系統(tǒng)參數(shù)的配置和管理，包含有效定時(shí)個(gè)數(shù)閾值、延遲清零等待時(shí)鐘周期數(shù)；
[0017]延遲清零模塊2，用于基準(zhǔn)定時(shí)脈沖產(chǎn)生后對(duì)系統(tǒng)各狀態(tài)的清零，以進(jìn)行下一個(gè)基準(zhǔn)定時(shí)產(chǎn)生；
[0018]定時(shí)脈沖鎖存模塊3，在各定時(shí)脈沖到來(lái)時(shí)產(chǎn)生定時(shí)鎖存信號(hào)，在清零信號(hào)到來(lái)時(shí)，對(duì)鎖存信號(hào)進(jìn)行清零；
[0019]基準(zhǔn)定時(shí)判決及產(chǎn)生模塊4，對(duì)到來(lái)的定時(shí)鎖存信號(hào)進(jìn)行計(jì)數(shù)、比較、產(chǎn)生基準(zhǔn)定時(shí)脈沖信號(hào)輸出；
[0020]時(shí)鐘模塊5，產(chǎn)生各模塊的工作時(shí)鐘，在DBF系統(tǒng)中，可與其他模塊共用一個(gè)時(shí)鐘模塊。
[0021]本模塊的實(shí)現(xiàn)方法和步驟如下所示:
[0022]a.通道I?N(N為大于I的正整數(shù))的定時(shí)脈沖到來(lái)時(shí)，定時(shí)脈沖鎖存模塊3產(chǎn)生鎖存各通道定時(shí)脈沖，即當(dāng)該通道定時(shí)脈沖到來(lái)時(shí)，該通道輸出信號(hào)置為高電平；
[0023]b.經(jīng)基準(zhǔn)定時(shí)判決及產(chǎn)生模塊4通過對(duì)定時(shí)鎖存信號(hào)兩兩流水相加得到當(dāng)前到來(lái)的有效定時(shí)脈沖數(shù)計(jì)數(shù)值；
[0024]c.比較有效定時(shí)脈沖數(shù)計(jì)數(shù)值和有效定時(shí)脈沖閾值，當(dāng)脈沖數(shù)達(dá)到參數(shù)管理I模塊給出的有效定時(shí)脈沖閾值(小于等于N的正整數(shù))時(shí)，產(chǎn)生一個(gè)時(shí)鐘周期的脈沖輸出信號(hào)，作為基準(zhǔn)定時(shí)脈沖輸出；
[0025]d.產(chǎn)生后的基準(zhǔn)定時(shí)信號(hào)，經(jīng)延遲清零模塊2延遲M個(gè)周期清出系統(tǒng)各狀態(tài)及步驟a得到的定時(shí)鎖存信號(hào)，將信號(hào)置零；其中M個(gè)周期是參數(shù)管理I模塊給出的預(yù)定閥值，M < N。
[0026]圖2描述了基準(zhǔn)定時(shí)產(chǎn)生的時(shí)序關(guān)系圖，以輸入4通道為例，有效定時(shí)閾值為2，延遲清零周期數(shù)為32。
[0027]如圖2，時(shí)鐘信號(hào)由時(shí)鐘模塊5產(chǎn)生。定時(shí)脈沖信號(hào)通過通道I至通道4進(jìn)入定時(shí)脈沖鎖存模塊3，持續(xù)時(shí)間分別為I個(gè)時(shí)鐘周期。通道I?通道4定時(shí)脈沖信號(hào)經(jīng)定時(shí)脈沖鎖存模塊鎖存后產(chǎn)生定時(shí)鎖存信號(hào)(通道I?通道4)。由圖2可看出，通道3定時(shí)脈沖首先到來(lái)，通道I定時(shí)脈沖其次到來(lái)，在通道3和通道I定時(shí)脈沖到來(lái)后，到來(lái)的定時(shí)脈沖數(shù)已滿足系統(tǒng)有效定時(shí)閾值數(shù)(閾值為2)的要求，產(chǎn)