一種基于sac算法的星載sar自聚焦方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于雷達(dá)實(shí)時(shí)成像處理技術(shù)領(lǐng)域，設(shè)及一種基于SAC算法的星載SAR自聚 焦實(shí)現(xiàn)方法。
【背景技術(shù)】
[0002] 合成孔徑雷達(dá)（SAR)成像系統(tǒng)由于其全天時(shí)、全天候的特點(diǎn)，正廣泛應(yīng)用在軍事、 地址探測(cè)等多個(gè)領(lǐng)域。在SAR成像系統(tǒng)中，理論上要求雷達(dá)載體相對(duì)于待成像地域作勻速 直線運(yùn)動(dòng)。然后實(shí)際上，載體的運(yùn)動(dòng)會(huì)偏離運(yùn)種理想情況，運(yùn)種偏差產(chǎn)生的恒定速度誤差會(huì) 在雷達(dá)回波數(shù)據(jù)中帶來(lái)二次相位誤差。若不對(duì)此偏差進(jìn)行校正，將會(huì)造成圖像的方位向散 焦，嚴(yán)重時(shí)甚至無(wú)法成像。運(yùn)種誤差矯正方法稱之為多普勒調(diào)頻率估計(jì)。
[0003] 常用的多普勒調(diào)頻率估計(jì)（FDR)方法稱之為自聚焦算法。傳統(tǒng)的自聚焦算法包括 子視圖算法（MD)，相位梯度自聚焦算法（PGA)，位移和相關(guān)算法（SAC)等。現(xiàn)階段主要是W 數(shù)字信號(hào)處理器值S巧為平臺(tái)，PGA或MD為實(shí)現(xiàn)算法進(jìn)行硬件實(shí)現(xiàn)，但運(yùn)兩種算法比SAC算 法復(fù)雜，且DSP平臺(tái)有結(jié)構(gòu)固定，數(shù)據(jù)吞吐量、并行處理能力低等缺點(diǎn)，估計(jì)多普勒調(diào)頻率 將消耗大量時(shí)間，不利于系統(tǒng)的實(shí)時(shí)性。因此，在FPGA上利用SAC算法進(jìn)行多普勒調(diào)頻率 估計(jì)能夠很好的滿足高集成、低運(yùn)算量的SAR實(shí)時(shí)成像系統(tǒng)硬件設(shè)計(jì)要求。
[0004] 西安電子科技大學(xué)提出的發(fā)明名稱為基于FPGA的多普勒調(diào)頻率估計(jì)方法（專利 申請(qǐng)?zhí)?201210158545. 6)的專利申請(qǐng)。該專利提供的基于FPGA的MD算法的工程實(shí)現(xiàn)，基 于功率的角度上篩選出多普勒頻率。但是MD算法本身比SAC算法復(fù)雜，且估計(jì)精度相當(dāng)。 傳統(tǒng)的SAC算法實(shí)現(xiàn)時(shí)直接求出各個(gè)距離單元多普勒調(diào)頻率估計(jì)值，運(yùn)樣會(huì)消耗大量存儲(chǔ) 資源。通過(guò)分析數(shù)據(jù)特征采用基于最小二乘法的線性擬合方法，可W在工程實(shí)現(xiàn)上解決運(yùn) 個(gè)問(wèn)題。

【發(fā)明內(nèi)容】
陽(yáng)〇化]有鑒于此，本發(fā)明提供了一種基于SAC算法的星載SAR自聚焦系統(tǒng)，該系統(tǒng)能夠在 最大化節(jié)省FPGA內(nèi)部資源的情況下，實(shí)現(xiàn)算法的實(shí)時(shí)處理。
[0006] 為了達(dá)到上述目的，本發(fā)明的技術(shù)方案為：該系統(tǒng)基于現(xiàn)場(chǎng)可編輯口陣列FPGA及 其外接存儲(chǔ)器DDR3和外接寄存器組實(shí)現(xiàn)，F(xiàn)PGA中集成有雙端口存儲(chǔ)器DPRAM、內(nèi)部存儲(chǔ)器 SDRAM、傅里葉計(jì)算FFTIP核、位置計(jì)算模塊、頻移相關(guān)模塊、聚焦模塊、均值模塊、剔值模塊 W及擬合模塊。
[0007] 其中外接存儲(chǔ)器孤R3接收衛(wèi)星發(fā)來(lái)的原始回波數(shù)據(jù)。
[0008] 外接寄存器組接收衛(wèi)星參數(shù)數(shù)據(jù)；衛(wèi)星參數(shù)數(shù)據(jù)包括：脈沖重復(fù)頻率prf、多普勒 帶寬Wd。。、W及每條方位向數(shù)據(jù)的多普勒中屯、fd。。
[0009] 位置計(jì)算模塊從外接寄存器組中獲取衛(wèi)星參數(shù)數(shù)據(jù)，根據(jù)衛(wèi)星參數(shù)數(shù)據(jù)進(jìn)行計(jì)算 獲得如下計(jì)算結(jié)果：每條方位向數(shù)據(jù)的頻譜搬移中屯、位置P。。。,和有效數(shù)據(jù)長(zhǎng)度Lwf，并獲取 每條方位向數(shù)據(jù)去模糊后的多普勒中屯、f'd。;計(jì)算結(jié)果經(jīng)過(guò)SDRAM進(jìn)入到DPRAM中。
[0010] DPRAM依據(jù)計(jì)算結(jié)果，wf'd。為中心從孤R3中讀取2倍LWf長(zhǎng)度的有效頻譜數(shù) 據(jù)；然后Wf'd。為界把讀取的有效頻譜數(shù)據(jù)分為上下兩個(gè)部分，進(jìn)行逐點(diǎn)對(duì)應(yīng)的共輛復(fù)乘 運(yùn)算，運(yùn)算結(jié)果輸入至FFTIP核中進(jìn)行IFFT運(yùn)算，將IFFT運(yùn)算得到的每條方位向數(shù)據(jù)的 最大值和最大值位置兩個(gè)參數(shù)存儲(chǔ)于內(nèi)部存儲(chǔ)器SDRAM中。
[0011] 頻移相關(guān)模塊從SDRAM中讀取每條方位向數(shù)據(jù)的最大值和最大值位置運(yùn)算獲得 每條方位向數(shù)據(jù)的多普勒頻率估計(jì)初值，存入SDRAM中。
[0012] 聚焦模塊根據(jù)聚焦深度劃分N個(gè)子塊，其中每個(gè)子塊中包含多條方位向數(shù)據(jù)，聚 焦模塊從SDRAM中讀取每個(gè)子塊中的所有方位向數(shù)據(jù)的多普勒頻率估計(jì)初值，取其中最大 的值作為該子塊統(tǒng)一的多普勒頻率估計(jì)值，將每個(gè)子塊統(tǒng)一的多普勒頻率估計(jì)值及其位置 存入DPRAM中。
[0013] 剔值模塊遍歷DPRAM中的N個(gè)子塊的多普勒頻率估計(jì)值，去掉一個(gè)最大值和一個(gè) 最小值，求出剩余的N-2個(gè)值的均方差，剔除掉大于10倍均方差的值，將剔值后的多普勒頻 率估計(jì)值及其對(duì)應(yīng)的位置原位存儲(chǔ)回DPRAM中。
[0014] 均值模塊從DPRAM中讀取剔值后的多普勒頻率估計(jì)值，求出剔值后的均方差，將 該剔值后的均方差值放入DPRAM中。
[0015] 擬合模塊從DPRAM中讀取剔值后的多普勒頻率估計(jì)值進(jìn)行一次線性擬合，擬合模 塊計(jì)算每個(gè)剔值后的多普勒頻率估計(jì)值偏離擬合結(jié)果的誤差均值，剔值模塊將誤差均值超 過(guò)剔值后的均方差一定范圍的多普勒頻率估計(jì)值再次剔除，擬合模塊重復(fù)執(zhí)行=次后，將 再次剔除后的多普勒頻率估計(jì)值進(jìn)行一次線性擬合，獲得擬合系數(shù)存入DPRAM中；擬合模 塊依據(jù)DPRAM中所存的擬合系數(shù)進(jìn)行多普勒頻率估計(jì)，獲得輸出結(jié)果。
[0016] 進(jìn)一步地，位置計(jì)算模塊的具體運(yùn)算公式如下：
[0021] 其中floor為向上取整運(yùn)算；Rune為方位向數(shù)據(jù)個(gè)數(shù)；a多普勒中屯、模糊數(shù)。
[0022] 進(jìn)一步地，擬合模塊采用如下式（5)進(jìn)行擬合，通過(guò)公式（6)和（7)求解誤差均 值：
[0026] 式中Pi郝P21為兩個(gè)擬合系數(shù)，Rd為斜距，村rtempi為擬合值，fdr_feeus為子塊統(tǒng)一 的多普勒頻率估計(jì)值，村為誤差值，f化stdi為誤差均值，E0為求均值運(yùn)算。
[0027] 進(jìn)一步地，F(xiàn)PGA中共集成4個(gè)DPRAM、2個(gè)SDRAM和2個(gè)FFTIP核，其中4個(gè)DPRAM 分別為第一初值估計(jì)DPRAM、第二初值估計(jì)DPRAM、第一精度優(yōu)化DPRAM和第二精度優(yōu)化 DPRAM;2個(gè)SDRAM分別為第一SDRAM和第二SDRAM;2個(gè)FFTIP核分別為第一FFTIP核和 第二FFTIP核；
[0028] 其中第一初值估計(jì)DPRAM和第二初值估計(jì)DPRAM并行同時(shí)從DDR3中讀取兩條方 位向數(shù)據(jù)；
[0029] 其中位置計(jì)算模塊的計(jì)算結(jié)果經(jīng)過(guò)第一SDRAM同時(shí)進(jìn)入到第一精度優(yōu)化DPRAM和 第二精度優(yōu)化DPRAM中；
[0030] 第一精度優(yōu)化DPRAM和第二精度優(yōu)化DPRAM依據(jù)計(jì)算結(jié)果，Wf'd。為中心二者同 時(shí)從DDR3中讀取2倍Lwf長(zhǎng)度的有效頻譜數(shù)據(jù)；然后Wf'd。為界把讀取的有效頻譜數(shù)據(jù) 分為上下兩個(gè)部分，進(jìn)行逐點(diǎn)對(duì)應(yīng)的共輛復(fù)乘運(yùn)算，第一精度優(yōu)化DPRAM和第二精度優(yōu)化 DPRAM運(yùn)算結(jié)果分別對(duì)應(yīng)輸入至第一FFTIP核和第二FFTIP核中分別進(jìn)行IFFT運(yùn)算，將 第一FFTIP核和第二FFTIP核中的IFFT運(yùn)算得到的每條方位向數(shù)據(jù)的最大值和最大值 位置兩個(gè)參數(shù)均存儲(chǔ)于第二SDRAM中；
[0031] 頻移相關(guān)模塊從第二SDRAM中讀取每條方位向數(shù)據(jù)的最大值和最大值位置運(yùn)算 獲得每條方位向數(shù)據(jù)的多普勒頻率估計(jì)初值，存入第二SDRAM中；
[0032] 聚焦模塊從第二SDRAM中讀取每個(gè)子塊中的所有方位向數(shù)據(jù)的多普勒頻率估計(jì) 初值，取其中最大的值作為該子塊統(tǒng)一的多普勒頻率估計(jì)值，將每個(gè)子塊統(tǒng)一的多普勒頻 率估計(jì)值及其位置存入第一精度優(yōu)化DPRAM中；
[0033]剔值模塊遍歷第一精度優(yōu)化DPRAM中的N個(gè)子塊的多普勒頻率估計(jì)值，去掉一個(gè) 最大值和一個(gè)最小值，求出剩余的N-2個(gè)值的均方差，剔除掉大于10倍均方差的值，將剔值 后的多普勒頻率估計(jì)值及其對(duì)應(yīng)的位置原位存儲(chǔ)回第一精度優(yōu)化DPRAM中；
[0034] 均值模塊從第一精度優(yōu)化DPRAM中讀取剔值后的多普勒頻率估計(jì)值，求出剔值后 的均方差，將該剔值后的均方差值放入第一精度優(yōu)化DPRAM中；
[0035] 第一精度優(yōu)化DPRAM與第二精度優(yōu)化DPRAM精進(jìn)行數(shù)據(jù)兵鳥(niǎo)流水操作；
[0036] 擬合模塊從第二精度優(yōu)化DPRAM中讀取剔值后的多普勒頻率估計(jì)值進(jìn)行一次線 性擬合，擬合模塊計(jì)算每個(gè)剔值后的多普勒頻率估計(jì)值偏離擬合結(jié)果的誤差均值，將誤差 均值超過(guò)剔值后的均方差一定范圍的多普勒頻率估計(jì)值再次剔除，擬合模塊重復(fù)執(zhí)行=次 后，將再次剔除后的多普勒頻率估計(jì)值進(jìn)行一次線性擬合，獲得擬合系數(shù)存入DPRAM中；擬 合模塊依據(jù)DPRAM中所存的擬合系數(shù)進(jìn)行多普勒頻率估計(jì)，獲得輸出結(jié)果。
[0037] 有益效果：
[0038] 1、本發(fā)明通過(guò)分析算法的特征，設(shè)計(jì)了一種基于FPGA并行流水運(yùn)算的實(shí)現(xiàn)架構(gòu)。 該架構(gòu)通過(guò)復(fù)用了存儲(chǔ)及運(yùn)算模塊，能夠在最大化節(jié)省FPGA內(nèi)部資源的情況下，實(shí)現(xiàn)算法 的實(shí)時(shí)處理。