薄晶片電流傳感器的制造方法
【專(zhuān)利說(shuō)明】薄晶片電流傳感器
[0001]本發(fā)明是于2011年8月31日提交的、申請(qǐng)?zhí)枮椤?011102543935”、發(fā)明名稱(chēng)為“薄晶片電流傳感器”的分案申請(qǐng)。
技術(shù)領(lǐng)域
[0002]本發(fā)明通常涉及集成電路(1C)電流傳感器并且更具體地涉及根據(jù)薄晶片制造工藝制造的1C電流傳感器。
【背景技術(shù)】
[0003]流電(galvanically)隔離集成電路(1C)電流傳感器的期望性質(zhì)包括高磁靈敏度；高機(jī)械穩(wěn)定性和可靠性；對(duì)芯片邊界附近的霍爾(Hall)傳感器元件的低應(yīng)力影響；高熱均勻性和低熱梯度；高隔離電壓；以及低制造成本。傳統(tǒng)的電流傳感器可以包括一個(gè)或多個(gè)旨在應(yīng)對(duì)這些期望性質(zhì)的特征或者以旨在應(yīng)對(duì)這些期望性質(zhì)的方式制造。
[0004]例如，一些電流傳感器使用引線框作為電流引線。其他電流傳感器還包括磁芯。然而，這樣的傳感器可能制造昂貴。
[0005]其他電流傳感器包括額外的層，諸如硅管芯頂部上的特殊磁層或者在隔離層上形成的厚金屬層。這些傳感器也是昂貴的，并且前者可能對(duì)干擾場(chǎng)敏感并且可能受到與1C外部的電流引線的定位相關(guān)的缺陷的困擾。
[0006]因此，需要一種在使缺陷最小化的同時(shí)具有期望性質(zhì)的流電隔離1C電流傳感器。

【發(fā)明內(nèi)容】

[0007]在一個(gè)實(shí)施例中，一種薄晶片集成電路電流傳感器包括:電流導(dǎo)體；薄晶片半導(dǎo)體芯片，基本上沒(méi)有從芯片邊緣向內(nèi)超過(guò)約10微米(μπι)的劃片缺陷；至少一個(gè)磁場(chǎng)感測(cè)元件，布置在薄晶片半導(dǎo)體芯片的表面上；以及隔離層，位于電流導(dǎo)體和薄晶片半導(dǎo)體芯片之間。
[0008]在一個(gè)實(shí)施例中，一種方法包括:從第一面劃片小于硅晶片的整個(gè)厚度；將疊層帶施加到硅晶片的第一面；對(duì)硅晶片的第二面進(jìn)行背研磨；將劃片帶施加到硅晶片的第二面；移除疊層帶；對(duì)硅晶片進(jìn)行過(guò)刻蝕；對(duì)半導(dǎo)體晶片的半導(dǎo)體芯片進(jìn)行分割；以及利用至少一個(gè)分割的半導(dǎo)體芯片形成磁場(chǎng)電流傳感器。
[0009]在一個(gè)實(shí)施例中，一種薄晶片集成電路電流傳感器包括:電流導(dǎo)體；薄晶片半導(dǎo)體芯片，具有至少一個(gè)過(guò)刻蝕的研磨前劃片(DBG)邊緣，該至少一個(gè)邊緣包括從該至少一個(gè)邊緣向內(nèi)延伸約10微米(μπι)的缺陷區(qū)域；至少一個(gè)磁場(chǎng)感測(cè)元件，布置在薄晶片半導(dǎo)體芯片上；以及隔離層，位于電流導(dǎo)體和薄晶片半導(dǎo)體芯片之間。
【附圖說(shuō)明】
[0010]考慮到結(jié)合附圖的本發(fā)明的各種實(shí)施例的下面詳細(xì)描述，可以更完整地理解本發(fā)明，其中: 圖1示出了根據(jù)實(shí)施例的傳感器的框圖；
圖2A示出了根據(jù)實(shí)施例的研磨前劃片工藝的流程圖；
圖2B示出了根據(jù)實(shí)施例的研磨前劃片工藝的流程圖；
圖3示出了根據(jù)實(shí)施例的晶片圖像；
圖4示出了根據(jù)實(shí)施例的傳感器的框圖；
圖5示出了根據(jù)實(shí)施例的傳感器的框圖；
圖6示出了根據(jù)實(shí)施例的傳感器的框圖。
[0011]盡管本發(fā)明經(jīng)得起各種修改和替選形式的檢驗(yàn)，但是其細(xì)節(jié)在附圖中作為示例被示出并且將被詳細(xì)描述。然而，應(yīng)當(dāng)理解，意圖并非是使本發(fā)明限于所描述的特定實(shí)施例。相反，意圖是涵蓋落在如所附權(quán)利要求限定的本發(fā)明的精神和范圍內(nèi)的所有修改、等價(jià)物和替選方案。
【具體實(shí)施方式】
[0012]實(shí)施例涉及使用薄晶片制造工藝制造的1C電流傳感器。這樣的技術(shù)可以包括其中利用研磨前劃片(DBG)的處理，這可以改進(jìn)可靠性并且使應(yīng)力效應(yīng)最小化。盡管實(shí)施例利用面朝上安裝(face-up mounting)，但是通過(guò)針對(duì)與隔離層親合的芯片表面的過(guò)孔(viathrough)接觸或者其他接觸，在其他實(shí)施例中使面朝下(face-down)安裝是可能的。1C電流傳感器實(shí)施例可以在使常常與傳統(tǒng)的1C電流傳感器相關(guān)聯(lián)的缺陷最小化的同時(shí)呈現(xiàn)許多優(yōu)點(diǎn)。
[0013]參照?qǐng)D1，1C電流傳感器100的實(shí)施例包括電流導(dǎo)體102、在電流導(dǎo)體上形成的隔離層104、以及通過(guò)接合線110耦合到信號(hào)引腳108的薄晶片芯片106。在一個(gè)實(shí)施例中，薄晶片芯片106是根據(jù)薄晶片制造工藝制造的，該工藝可以包括晶片的研磨前劃片以及可選的背面刻蝕并且將在下面更詳細(xì)地討論。
[0014]磁傳感器元件112，諸如一個(gè)實(shí)施例中的霍爾效應(yīng)元件，被布置在薄晶片芯片106的表面上。在一個(gè)實(shí)施例中，電流導(dǎo)體102包括一個(gè)或多個(gè)槽114，其可以有助于限定通過(guò)電流導(dǎo)體102的電流流動(dòng)路徑。當(dāng)傳感器元件102相對(duì)槽114定位時(shí)，每個(gè)槽114可以在策略上使電流流動(dòng)線路集中以使每個(gè)傳感器元件112附近的磁場(chǎng)最大化。申請(qǐng)人還引用共同所有的美國(guó)專(zhuān)利申請(qǐng)第12/630，596、12/711，471和12/756，652號(hào)，它們的整體內(nèi)容通過(guò)引用合并于此。
[0015]利用薄晶片工藝，薄晶片芯片106可以具有比200 μπι小得多的厚度，諸如在實(shí)施例中為約50 μπι或更小或甚至約20 ym或更小。這樣的厚度比傳統(tǒng)的厚晶片的厚度小得多，減少了傳感器元件112和電流導(dǎo)體102之間的豎直(相對(duì)于紙面上的圖1的取向)距離do這可以通過(guò)避免由于芯片厚度d與邊緣距離e的較小比引起的應(yīng)力效應(yīng)來(lái)改進(jìn)傳感器100的精度。例如，在薄晶片制造實(shí)施例中，e可以是約75 μπι并且d在約25 μπι至約65μ m的范圍內(nèi)。盡管所有芯片經(jīng)歷某種程度的應(yīng)力，但是跨越芯片的均勻應(yīng)力好過(guò)具有不均勻應(yīng)力的區(qū)域。在實(shí)施例中，不均勻區(qū)域出現(xiàn)在芯片100的邊緣附近。因而，邊緣距離e是臨界應(yīng)力距離，特別地如果e小于d的話。通過(guò)由于較薄的晶片而把傳感器元件112定位為較接近邊緣，芯片106的更多區(qū)域是均勻的而非不均勻的，因?yàn)榫嚯xe不是較小的也不與芯片厚度d相當(dāng)。此外，期望的是將傳感器元件112定位在槽114附近但是還使槽114在不增加芯片尺寸的情況下彼此隔開(kāi)較遠(yuǎn)。因而，由于更均勻的應(yīng)力以及更均勻的應(yīng)力所呈現(xiàn)的相關(guān)定位優(yōu)點(diǎn)，傳感器100實(shí)現(xiàn)了芯片空間的更高效使用。再者，較小距離d的顯著優(yōu)點(diǎn)是鑒于傳感器元件112和流過(guò)電流導(dǎo)體102的電流之間的較小距離的、傳感器100的增加靈敏度。此外，與電流導(dǎo)體102的厚度相比芯片106的較小厚度可以提供更均勻的和/或更小的溫度梯度和芯片上的電路的更好補(bǔ)償、以及更高的精度。薄晶片制造還提供了芯片106的更清潔的、更平滑的邊緣，具有更少的碎肩(chip)和其他缺陷以及以后顯現(xiàn)的斷裂，這可能影響可靠性、增加應(yīng)力并且以其他形式減少傳感器100的壽命性能。
[0016]參照?qǐng)D2A，圖示了薄晶片制造工藝200的實(shí)施例。在202處，對(duì)硅晶片部分地(諸如在一個(gè)實(shí)施例中半切割(half-cut))劃片。在204處，在206處進(jìn)行背研磨以使晶片變薄之前將疊層帶施加到硅晶片的一個(gè)面。在208處，在沒(méi)有疊層帶的面上，將劃片帶施加到晶片，隨后在210處從晶片移除劃片帶。隨后在212處執(zhí)行過(guò)刻蝕工藝。
[0017]在圖2B中示出了另一實(shí)施例。工藝201圖示了 206處的背研磨和208處的框或帶安裝之間的額外的等離子體刻蝕207。
[0018]與其他制造工藝相比，薄晶片工藝200包括研磨前劃片，即202在206之前。此夕卜，與鋸穿晶片的整個(gè)厚度的傳統(tǒng)工藝相比，202處的劃片是部分切割劃片。如工藝200中的研磨前劃片導(dǎo)致了具有更平滑的邊緣、沒(méi)有與其他方法相關(guān)聯(lián)的碎肩、斷裂和其他缺陷的薄晶片。這可以在圖3中看到，其示出了標(biāo)準(zhǔn)工藝(左側(cè))以及使用研磨前劃片和等離子體刻蝕的薄晶片工藝(右側(cè))的圖