一種基于導航接收機的空時自適應抗干擾方法
【技術領域】
[0001] 本發(fā)明屬于衛(wèi)星導航通信，具體涉及一種基于導航接收機的空時自適應抗干擾方 法，其可用于衛(wèi)星導航通信的抗干擾。
【背景技術】
[0002] GNSS(Global Navigation Satellite System)即全球衛(wèi)星導航系統(tǒng)，是伴隨著現(xiàn) 代科技不斷發(fā)展起來的一個衛(wèi)星導航定位系統(tǒng)。地面的接收機接收到衛(wèi)星的信號進行解 算，實現(xiàn)定位授時等功能。GNSS已經(jīng)在諸如軍事、農(nóng)業(yè)、測繪、氣象等領域發(fā)揮出了巨大的作 用。目前全球各個國家都將其視為一個重點發(fā)展領域，并將會對國計民生產(chǎn)生重大影響。
[0003] 隨著空間頻譜的日益復雜，導航接收機的抗干擾研究也逐漸成為科研的重點與熱 點，其提高了接收機的穩(wěn)定性也拓展了應用范圍。特別是我國北斗II代衛(wèi)星導航系統(tǒng)的逐 漸組網(wǎng)，以及其在軍事中的應用增多，抗干擾的研究與應用更顯示出其的價值。
[0004] 國外在接收機抗干擾上的研究已經(jīng)十分深入，并問世了大量的產(chǎn)品。窄帶干擾方 面，早在1988年Milstein就已經(jīng)對窄帶干擾抑制技術做出了總結(jié)，之后此方面技術快速發(fā) 展。而在寬帶干擾方面，當前常使用的是自適應陣列技術，2000年，F(xiàn)ante首次對STAP抗干擾 技術給出了比較完成的闡述，美軍認為這是抗干擾技術方面上的巨大突破。其中，Lockheed Martin公司、Rockwell Coll ins公司等已經(jīng)在此領域耕耘多年，并裝備到了武器系統(tǒng)中。今 年來，國內(nèi)也開始研究相關理論與技術，并設計出了基于空時自適應的抗干擾原型機。然而 由于導航接收機復雜的使用環(huán)境，比如在汽車行進過程中，遇到顛簸或是拐歪時接收機方 位發(fā)生變化，要求較高的實時性，或是距離干擾源距離較近，需要較高的抗干擾性能，當前 的抗干擾設備仍不能滿足要求。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明的目的在于針對上述已有技術的不足，提出一種基于導航接收機的空時自 適應抗干擾方法，該方法采用相關相減多級維納濾波算法的空時自適應濾波方法，并結(jié)合 信息論的MDL(Minimum description length，最小描述長度)準則估計信號干擾數(shù)量，以避 免大的運算量，提升抑制干擾容限，提高導航接收機的使用范圍。
[0006] 實現(xiàn)本發(fā)明目的技術思路是：以FPGA(Field Programmable Gate Array，現(xiàn)場可 編程門陣列）邏輯芯片與DSP(Digtial singnal process，數(shù)字信號處理芯片）為核心處理 平臺，F(xiàn)PGA為主處理器，DSP為協(xié)處理器完成設計功能，具體實現(xiàn)步驟包含如下：
[0007] 1)陣列天線接收導航信號后首先經(jīng)過射頻模塊變?yōu)槟M中頻信號，然后將模擬中 頻信號送至ADC模數(shù)采樣進入FPGA，得到Μ維數(shù)字信號x(n) = [XI，X2，. . .，XM]T = As(n)+v (1〇，其中1為天線數(shù)目4=[&(01)，&(0 2)，...，&(0")]為接收陣列的天線方向矢量，8(11)為 接收到的導航信號，v(n)為系統(tǒng)的白噪聲；
[0008] 2)將x(n)正交下變頻低通濾波，得到正交的兩路數(shù)字基帶信號I(n)和Q(n);
[0009] 3)數(shù)字基帶信號I(n)和Q(n)分別分成兩路，一路信號根據(jù)DSP的指令傳送至DSP端 計算自適應權值，一路信號則進行空時自適應濾波；
[0010] 4)采用數(shù)字信號處理芯片C6678進行數(shù)據(jù)處理，0核從FPGA讀取數(shù)據(jù)并使用相關相 減多級維納算法計算權值，同時1核則使用MDL準則計算干擾信號數(shù)量，根據(jù)干擾信號數(shù)量 調(diào)整多級維納濾波中的降維次數(shù)；
[0011] 5)接收計算得出的自適應權值，與經(jīng)過P階延遲的Μ路信號空時自適應濾波；
[0012] 6)濾除干擾后的信號上變頻，數(shù)模轉(zhuǎn)換，在射頻輸出模擬導航信號。
[0013] 優(yōu)選的技術方案，所述步驟1)中使用Μ個天線組成均勻圓陣接收信號，首先在模擬 端使用射頻模塊變頻至模擬中頻信號，模數(shù)轉(zhuǎn)換變?yōu)閿?shù)字中頻信號。
[0014] 優(yōu)選的技術方案，所述步驟2)進入FPGA的數(shù)字中頻信號正交下變頻，變?yōu)榛鶐?號。
[0015] 優(yōu)選的技術方案，所述步驟3)具體為:數(shù)字基帶數(shù)據(jù)Ι(η)和Q(n)分別分成兩路，一 路I、Q信號送至DSP，另一路I、Q信號分別作P階延遲，然后與自適應權值相乘，完成干擾濾 波，輸出為：
[0016]
[0017]其中yi、yQ分別為I、Q路的輸出，Wcipt I、Wcipt Q分別為對應支路的自適應權系數(shù)
[0018] 優(yōu)選的技術方案，所述步驟4)中述的相關相減多級維納濾波算法為：
[0019] 前向迭代初始化：
[0020] do(n) = SHX(n) Xo(n) =X(n)-Sdo(n)
[0021] 前向迭代
[0022]
[0023] 后向迭代初始化
[0024] θ?(η) = ??(η)
[0025] 后向迭代
[0026]
[0027] 權向量初始化
[0028] wP= 1
[0029] 權向量迭代計算
[0030]
[0031 ]令Tmwf = [S，hi，···，hD]，Wt = [ 1，Wi，···，Wd]t，則Wmwf = TmwfWt
[0032]其中，do是需要逼近的期望響應初始信號，X(n)表示輸入信號矩陣，即X(n) = [x (η)，x(n-l)，…，x(n-M)]T，S=[l，0，···，0]τ為約束矢量，上標Η表示共輒轉(zhuǎn)置，di(n)表示需 要逼近的期望響應信號，Μ為濾波器階數(shù)，X〇(n)表示輸入的觀測數(shù)據(jù)向量，D為迭代次數(shù)，lu 為歸一化的互相關向量，ι("Μ ι(")丨表不輸入信號X(n)與期望信號di(n)的互相關向 量，*表示共輒轉(zhuǎn)置，ei(n)表示濾波器輸出的估計誤差，WuW^Tmwf和WT均表示計算過程的中 間值，Wmwf表示最終計算出的最優(yōu)權向量。
[0033] MDL準則計算干擾信號數(shù)量為：
[0034]
[0035] 其中n = 0, . . ·，Μ-1，Λ (η)為似然函數(shù)：
[0036]
[0037] 其中，λ為Μ路數(shù)據(jù)的特征值，從大到小排列。將計算出的干擾數(shù)量發(fā)核間中斷信息 傳送給〇核。
[0038] DSP讀取到數(shù)據(jù)后分成相同的兩份存儲到共享緩存區(qū)，一份用于0核的權值運算， 一份用于1核的干擾數(shù)量估計;干擾數(shù)量通過發(fā)核間中斷的方式發(fā)送到〇核，當沒有干擾時， 多級維納濾波降維次數(shù)為7;當有一個寬帶干擾時，降維次數(shù)為5;當有兩個寬帶干擾時，降 維次數(shù)為7;三個寬帶干擾時，降維次數(shù)為9。
[0039] 本發(fā)明與現(xiàn)有技術相比具有以下優(yōu)點：
[0040] (1)現(xiàn)有的空時自適應抗干擾系統(tǒng)，多采用線性約束最小方差準則(LCMV)以及LMS 維納濾波法，前者需要進行矩陣的逆運算，實現(xiàn)復雜度高，運算量大，而后者盡管解決了運 算復雜度問題，但計算最優(yōu)權值需要的數(shù)據(jù)量較大，收斂因子不統(tǒng)一，不利于實時性運算。 本發(fā)明使用相關相減多級維納濾波算法，兼顧了實現(xiàn)復雜度和需要的數(shù)據(jù)量，提高了實時 性。
[0041] (2)本發(fā)明不僅可以抑制干擾，提高導航接收機的應用范圍，還可以計算出干擾信 號數(shù)量，增加了系統(tǒng)的功能，同時信號數(shù)量又作為參數(shù)參與自適應權值的計算，提高了抗干 擾系統(tǒng)的性能。
【附圖說明】
[0042]圖1是本發(fā)明的硬件設計框圖；
[0043]圖2是本發(fā)明中FPGA+DSP的算法設計流程圖；
[0044] 圖3是本發(fā)明中DSP計算權值的算法設計流程圖；
【具體實施方式】
[0045] 以下參照附圖對本發(fā)明的實現(xiàn)步驟及效果作進一步說明：
[0046] 參照圖1至圖3所示，本發(fā)明的具體實現(xiàn)步驟如下：
[0047]步驟1，天線陣列接收衛(wèi)星導航信號，經(jīng)過射頻得到46.52MHz模擬中頻信號。
[0048] 本發(fā)明使用Μ個貼片天線組成均勻圓形陣列，其中Μ為大于零的整數(shù);各個天線射 頻通道之間彼此獨立互不影響，圓形陣列的半徑為f，其中λ為衛(wèi)星導航信號的波長;各路 信號經(jīng)過射頻模塊變頻處理后變?yōu)槟M中頻信號。
[0049] 對于同一時刻內(nèi)Μ個天線接收到的信號在射頻模塊經(jīng)過低噪放大、混頻、低通濾波 后的t時刻的數(shù)據(jù)為：
[0050] Χ=[χι，χ2, · · .XM]T=As(t)+v(t) 〈1〉
[0051] 其中，Xi為第i個天線接收到的數(shù)據(jù)，i = l, . . . a(02) . . . a(02)]為 接收陣列導向矢量，是Μ維矩陣，s(t) = [S1(t) S2(t) ... sM(t)]為天線接收到的導航信 號，v(t)是均值為零白噪聲矢量。
[0052]各路模擬中頻信號進入ADC芯片模數(shù)轉(zhuǎn)換為數(shù)字中頻信號，得到15.48MHz數(shù)字中 頻數(shù)據(jù)送入FPGA芯片，：
[0053] χ(η) = [χι，Χ2, · · .XM]T=As(n)+v(n) 〈2〉
[0054] 其中x(n)為Μ路天線接收到的數(shù)據(jù)矩陣;AitaOd a(02) ... a(02)]為接收陣列 導向矢量，是Μ維矩陣，s(n) = [S1(n) s2(n) ... sM(n)]為天線接收到的導航信號，v(n)是 均值為零白噪聲矢量。