一種雷達(dá)信號通用處理平臺的制作方法
【專利摘要】本發(fā)明涉及一種雷達(dá)信號通用處理平臺，屬雷達(dá)信號處理設(shè)備技術(shù)領(lǐng)域。它由通訊板、處理板等構(gòu)成，其特點是：機(jī)箱內(nèi)通過插座安裝有通訊板、定時板、接口板Ⅰ、接口板Ⅱ、處理板、信號源板，機(jī)箱外通過接口板Ⅰ、接口板Ⅱ安裝有與通訊板、定時板、處理板、信號源板一一適配的接口；通訊板上設(shè)置有人機(jī)操作界面。實現(xiàn)信號處理和監(jiān)控一體化管理，集成度高；機(jī)箱支持光纖、網(wǎng)口、RS422多種接口，兼容性好。統(tǒng)一架構(gòu)和編程語言提高了系統(tǒng)的維護(hù)性和擴(kuò)展性。通用型硬件適配性強(qiáng)，具備完善的自檢功能和測試點，人機(jī)操作界面友好，利于后續(xù)升級改造。解決了現(xiàn)有技術(shù)接口、插件種類和功能單一，機(jī)內(nèi)自檢設(shè)備檢測覆蓋率低，且無人機(jī)操作界面的問題。
【專利說明】
一種雷達(dá)信號通用處理平臺
技術(shù)領(lǐng)域
[0001 ]本發(fā)明涉及一種雷達(dá)信號通用處理平臺，屬雷達(dá)信號處理設(shè)備技術(shù)領(lǐng)域?！颈尘凹夹g(shù)】
[0002]信號處理平臺是現(xiàn)代雷達(dá)的核心部件，其工作性能直接影響雷達(dá)的探測威力。在傳統(tǒng)的設(shè)計方案中，信號處理平臺是按照功能劃分來設(shè)計硬件的，對外接口種類單一，缺少系統(tǒng)和插件測試接口，且沒有人機(jī)操作界面。這種設(shè)計結(jié)構(gòu)不僅極大地制約了雷達(dá)的整體性能，而且給后續(xù)的升級改造帶來困難。因此，研發(fā)一款具備操作界面及多種類接口，方便系統(tǒng)和插件測試，利于升級改造的高性能的通用信號處理平臺，對提高雷達(dá)整機(jī)研制水平及工作性能具有重大意義，是非常有必要的。
【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于:提供一種采用通用型硬件，適配性強(qiáng)，接口類型豐富，具備完善的自檢功能和測試點，且人機(jī)操作界面友好，利于升級改造的雷達(dá)信號通用處理平臺；解決現(xiàn)有技術(shù)接口、插件種類和功能單一，機(jī)內(nèi)自檢設(shè)備檢測覆蓋率低，且無人機(jī)操作界面的問題。
[0004]本發(fā)明是通過如下的技術(shù)方案來實現(xiàn)上述目的的:該雷達(dá)信號通用處理平臺由通訊板、定時板、接口板1、接口板n、處理板、信號源板、機(jī)箱構(gòu)成，其特征在于:機(jī)箱內(nèi)通過插座安裝有通訊板、定時板、接口板1、接口板n、處理板、 信號源板、工作電源組件，機(jī)箱外殼上通過接口板1、接口板n安裝有與通訊板、定時板、處理板、信號源板一一適配的接口；通訊板上設(shè)置有人機(jī)操作界面；通訊板包括核心模塊、FPGA嵌入式控制模塊、人機(jī)操作界面；處理板包括FPGA嵌入式控制模塊、DSP數(shù)字信號處理器；定時板由FPGA嵌入式控制模塊組成，F(xiàn)PGA嵌入式控制模塊包括控制報文子模塊、時鐘信號子模塊、信號終極輸出子模塊；接口板I包括FPGA嵌入式控制模塊、光纖接口、光電轉(zhuǎn)換子模塊、數(shù)據(jù)分發(fā)/處理單元； 接口板n包括FPGA嵌入式控制模塊、光纖接口、一組32位數(shù)據(jù)采集接口；信號源板包括FPGA嵌入式控制模塊、FLASH存儲器、光纖接口。
[0005]所述的通訊板的核心模塊為研華系統(tǒng)核心模塊;可根據(jù)人機(jī)操作界面功能裁減標(biāo)準(zhǔn)操作系統(tǒng)軟件包，保證人機(jī)操作界面的正常運行；通訊板的人機(jī)操作界面采用C++ Builder XE6工具開發(fā)，運行于XPE操作系統(tǒng)，以RS232串口形式收發(fā)錄入指令和狀態(tài)信息。
[0006]所述的處理板包括FPGA嵌入式控制模塊、DSP數(shù)字信號處理器，是核心運算單元， DSP數(shù)字信號處理器對待處理的數(shù)據(jù)進(jìn)行脈沖壓縮、波束合成、雜波抑制、俯仰角測量、方位角測量運算。
[0007]所述的定時板通過控制報文子模塊解碼正常工作所需的各種控制報文;通過時鐘信號子模塊提供通訊板、定時板、接口板1、接口板n、處理板、信號源板工作所需的時鐘信號;通過信號終極輸出子模塊輸出最終處理信號。
[0008]所述的接口板I至少安裝有六個光纖接口，接口板I為第一級信號處理單元，通過光電轉(zhuǎn)換子模塊完成光電轉(zhuǎn)換;通過數(shù)據(jù)分發(fā)/處理單元將輸入的待處理數(shù)據(jù)分發(fā)到各個處理單元。
[0009]所述的接口板n至少安裝有兩個光纖接口和一組32位數(shù)據(jù)采集接口，轉(zhuǎn)發(fā)和緩存信號處理平臺工作時的中間結(jié)果，同時，通過光纖接口和32位數(shù)據(jù)采集接口實時監(jiān)控信號處理平臺的工作狀態(tài)。
[0010]所述的信號源板至少安裝有一個光纖接口，用光纖接口將FLASH存儲器中存儲的測試數(shù)據(jù)發(fā)送到接口板I，用于檢測本發(fā)明信號處理平臺的性能狀態(tài)是否正常。
[0011]本發(fā)明與現(xiàn)有技術(shù)相比的有益效果在于:該雷達(dá)信號通用處理平臺通過通訊板、定時板、接口板1、接口板n、處理板、信號源板和機(jī)箱構(gòu)建起一個完整的通用信號處理平臺，實現(xiàn)信號處理和監(jiān)控的一體化管理，提高了系統(tǒng)的集成度，方便操作。機(jī)箱支持光纖、網(wǎng)口、RS422等多種接口形式，提高了系統(tǒng)的兼容性。軟件設(shè)計采取統(tǒng)一架構(gòu)和編程語言，提高了系統(tǒng)的維護(hù)性和擴(kuò)展性。采用通用型硬件， 適配性強(qiáng)，接口類型豐富，具備完善的自檢功能和測試點，且人機(jī)操作界面友好，利于后續(xù)升級改造，有效降低了信號處理系統(tǒng)的開發(fā)難度和成本。徹底解決了現(xiàn)有技術(shù)接口、插件種類和功能單一，機(jī)內(nèi)自檢設(shè)備檢測覆蓋率低，且無人機(jī)操作界面的問題?！靖綀D說明】
[0012]圖1為一種雷達(dá)信號通用處理平臺的整體結(jié)構(gòu)示意圖；圖2為處理板的結(jié)構(gòu)不意圖；圖3為一種雷達(dá)信號通用處理平臺的人機(jī)操作界面示意圖。[〇〇13]圖中:1、通訊板，2、定時板，3、接口板1，4、接口板II，5、處理板，6、信號源板，7、機(jī)箱?！揪唧w實施方式】[〇〇14]下面結(jié)合附圖對本發(fā)明的實施方式作進(jìn)一步詳細(xì)說明:該雷達(dá)信號通用處理平臺由通訊板1、定時板2、接口板13、接口板114、處理板5、信號源板6、機(jī)箱7構(gòu)成，機(jī)箱7內(nèi)通過插座安裝有通訊板1、定時板2、接口板13、接口板II 4、處理板 5、信號源板6、工作電源組件，機(jī)箱1外殼上通過接口板13、接口板II 4安裝有與通訊板1、定時板2、處理板5、信號源板6—一適配的接口；通訊板1上設(shè)置有人機(jī)操作界面；通訊板1包括核心模塊、FPGA嵌入式控制模塊、人機(jī)操作界面;系統(tǒng)核心模塊采用研華系統(tǒng)核心模塊；處理板5包括FPGA嵌入式控制模塊、DSP數(shù)字信號處理器；定時板2由FPGA嵌入式控制模塊組成，F(xiàn)PGA嵌入式控制模塊包括控制報文子模塊、時鐘信號子模塊、信號終極輸出子模塊；接口板13包括FPGA嵌入式控制模塊、光纖接口、光電轉(zhuǎn)換子模塊、數(shù)據(jù)分發(fā)/處理單元； 接口板II4包括FPGA嵌入式控制模塊、光纖接口、一組32位數(shù)據(jù)采集接口；信號源板6包括FPGA嵌入式控制模塊、FLASH存儲器、光纖接口。
[0015]所述的通訊板1的核心模塊為研華系統(tǒng)核心模塊;可根據(jù)人機(jī)操作界面功能裁減標(biāo)準(zhǔn)操作系統(tǒng)軟件包，保證人機(jī)操作界面的正常運行；通訊板1的人機(jī)操作界面采用C++ Builder XE6工具開發(fā)，運行于XPE操作系統(tǒng)，以RS232串口形式收發(fā)錄入指令和狀態(tài)信息。 [〇〇16]所述的處理板5包括FPGA嵌入式控制模塊、DSP數(shù)字信號處理器，是核心運算單元， DSP數(shù)字信號處理器對待處理的數(shù)據(jù)進(jìn)行脈沖壓縮、波束合成、雜波抑制、俯仰角測量、方位角測量運算。
[0017]所述的定時板2通過控制報文子模塊解碼正常工作所需的各種控制報文;通過時鐘信號子模塊提供通訊板、定時板、接口板1、接口板n、處理板、信號源板工作所需的時鐘信號;通過信號終極輸出子模塊輸出最終處理信號。
[0018]所述的接口板13至少安裝有六個光纖接口，接口板I為第一級信號處理單元，通過光電轉(zhuǎn)換子模塊完成光電轉(zhuǎn)換;通過數(shù)據(jù)分發(fā)/處理單元將輸入的待處理數(shù)據(jù)分發(fā)到各個處理單元。
[0019]所述的接口板n 4至少安裝有兩個光纖接口和一組32位數(shù)據(jù)采集接口，轉(zhuǎn)發(fā)和緩存信號處理平臺工作時的中間結(jié)果，同時，通過光纖接口和32位數(shù)據(jù)采集接口實時監(jiān)控信號處理平臺的工作狀態(tài)。
[0020]所述的信號源板6的自檢設(shè)備，用于檢測本發(fā)明通用信號處理平臺的性能狀態(tài)是否正常。(參見圖1?3)通訊板1、定時板2、接口板13、接口板II4、處理板5、信號源板6、工作電源組件均制作為插件。[0021 ]機(jī)箱7為通訊板1、定時板2、接口板13、接口板II 4、處理板5、信號源板6、工作電源組件各插件提供工作所需的電壓和系統(tǒng)內(nèi)的數(shù)據(jù)交互通道，以及該雷達(dá)信號通用處理平臺的對外接口。[〇〇22]機(jī)箱7通過相應(yīng)接口分別連接有顯示器、鍵盤、鼠標(biāo)。[〇〇23]該雷達(dá)信號通用處理平臺的工作流程如下所示:打開人機(jī)操作界面，通訊板1通過機(jī)箱7向定時板2發(fā)送控制命令，定時板2再通過機(jī)箱7 將控制命令轉(zhuǎn)發(fā)給接口板13,接口板13將收到的控制命令和數(shù)據(jù)按數(shù)據(jù)流打包后通過機(jī)箱 7發(fā)送給處理板5，處理板5對接收到的數(shù)據(jù)按數(shù)據(jù)流中的報文做匹配濾波處理，然后通過機(jī)箱7發(fā)送到接口板n 4，接口板n 4對接收到的數(shù)據(jù)做檢測處理后通過機(jī)箱7發(fā)送到定時板2， 最后在定時板2中對信號處理系統(tǒng)計算的結(jié)果做周期和距離對齊處理，最后將結(jié)果送到外部接口電路進(jìn)行后續(xù)處理。[〇〇24]當(dāng)需要對雷達(dá)信號通用處理平臺的性能進(jìn)行自檢時，用光纖連接接口板13和信號源板6,使用信號源板6中存儲的測試數(shù)據(jù)檢測雷達(dá)信號通用處理平臺各項性能是否正常。 [〇〇25] 處理板5的工作原理如下:處理板5的硬件主體架構(gòu)由四塊DSP數(shù)字信號處理器:03?0、03?1、03?2、03?3和一塊 FPGA可編程邏輯器組成。FPGA可編程邏輯器根據(jù)外部輸入的數(shù)據(jù)流、時鐘信號產(chǎn)生處理板5 內(nèi)部的工作時序和控制命令，然后按控制命令將有效數(shù)據(jù)通過高速鏈路口從FPGA可編程邏輯器發(fā)送到DSP2和DSP3,接著在03?0、03?1、03?2、03?3中對有效數(shù)據(jù)進(jìn)行脈沖壓縮11'1、 MTD、測方位角、測俯仰角等運算，最后再由DSP0、DSP1通過32位數(shù)據(jù)總線將處理結(jié)果發(fā)送給 FPGA可編程邏輯器進(jìn)行處理。
[0026]該雷達(dá)信號通用處理平臺的通訊板1由系統(tǒng)核心模塊(即系統(tǒng)平臺)和FPGA嵌入式控制模塊組成;系統(tǒng)平臺采用研華系統(tǒng)核心模塊，CPU為ATOM 1.6GHz處理器，內(nèi)存1G;采用 Windows XP嵌入式操作系統(tǒng)以組件化的形式定制XPE操作系統(tǒng)。該操作系統(tǒng)具有EWF硬盤保護(hù)功能，根據(jù)人機(jī)操作界面功能裁減標(biāo)準(zhǔn)操作系統(tǒng)軟件包，具有小容量、高性能和高可靠性，保證人機(jī)操作界面的正常運行。人機(jī)操作界面采用C++Builder XE6工具開發(fā)，運行于 XPE操作系統(tǒng)，以RS232串口形式收發(fā)(人機(jī)操作界面)的錄入指令和狀態(tài)信息。
[0027]以上所述只是本發(fā)明的較佳實施例而已，上述舉例說明不對本發(fā)明的實質(zhì)內(nèi)容作任何形式上的限制，所屬技術(shù)領(lǐng)域的普通技術(shù)人員在閱讀了本說明書后依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上【具體實施方式】所作的任何簡單修改或變形，以及可能利用上述揭示的技術(shù)內(nèi)容加以變更或修飾為等同變化的等效實施例，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)，而不背離本發(fā)明的實質(zhì)和范圍。
【主權(quán)項】
1.一種雷達(dá)信號通用處理平臺，它由通訊板(1)、定時板(2)、接口板1(3)、接口板n (4)、處理板(5)、信號源板(6)、機(jī)箱(7)構(gòu)成，其特征在于:機(jī)箱(7)內(nèi)通過插座安裝有通訊 板(1)、定時板(2)、接口板1(3)、接口板II (4)、處理板(5)、信號源板(6)、工作電源組件;機(jī) 箱(7)外殼上通過接口板1(3)、接口板II (4)安裝有與通訊板(1)、定時板(2)、處理板(5)、信 號源板(6)—一適配的接口；通訊板(1)上設(shè)置有人機(jī)操作界面；通訊板(1)包括核心模塊、FPGA嵌入式控制模塊、人機(jī)操作界面；處理板(5)包括FPGA嵌入式控制模塊、DSP數(shù)字信號處理器；定時板(2 )由FPGA嵌入式控制模塊組成，F(xiàn)PGA嵌入式控制模塊包括控制報文子模塊、時 鐘信號子模塊、信號終極輸出子模塊；接口板I (3)包括FPGA嵌入式控制模塊、光纖接口、光電轉(zhuǎn)換子模塊、數(shù)據(jù)分發(fā)/處理單 元；接口板II (4)包括FPGA嵌入式控制模塊、光纖接口、一組32位數(shù)據(jù)采集接口；信號源板(6 )包括FPGA嵌入式控制模塊、FLASH存儲器、光纖接口。2.根據(jù)權(quán)利要求1所述的一種雷達(dá)信號通用處理平臺，所述的通訊板(1)的核心模塊為 研華系統(tǒng)核心模塊;可根據(jù)人機(jī)操作界面功能裁減標(biāo)準(zhǔn)操作系統(tǒng)軟件包，保證人機(jī)操作界 面的正常運行；通訊板的人機(jī)操作界面采用C++Builder XE6工具開發(fā)，運行于XPE操作系 統(tǒng)，以RS232串口形式收發(fā)錄入指令和狀態(tài)信息。3.根據(jù)權(quán)利要求1所述的一種雷達(dá)信號通用處理平臺，所述的處理板(5)包括FPGA嵌入 式控制模塊、DSP數(shù)字信號處理器，處理板(5)是核心運算單元，DSP數(shù)字信號處理器對待處 理的數(shù)據(jù)進(jìn)行脈沖壓縮、波束合成、雜波抑制、俯仰角測量、方位角測量運算。4.根據(jù)權(quán)利要求1所述的一種雷達(dá)信號通用處理平臺，所述的定時板(2)通過控制報文 子模塊解碼正常工作所需的各種控制報文;通過時鐘信號子模塊提供通訊板(1)、定時板 (2)、接口板1(3)、接口板II (4)、處理板(5)、信號源板(6)工作所需的時鐘信號;通過信號終 極輸出子模塊輸出最終處理信號。5.根據(jù)權(quán)利要求1所述的一種雷達(dá)信號通用處理平臺，所述的接口板1(3)至少安裝有 六個光纖接口，接口板1(3)為第一級信號處理單元，通過光電轉(zhuǎn)換子模塊完成光電轉(zhuǎn)換;通 過數(shù)據(jù)分發(fā)/處理單元將輸入的待處理數(shù)據(jù)分發(fā)到各個處理單元。6.根據(jù)權(quán)利要求1所述的一種雷達(dá)信號通用處理平臺，所述的接口板n (4)至少安裝有 兩個光纖接口和一組32位數(shù)據(jù)采集接口，轉(zhuǎn)發(fā)和緩存信號處理平臺工作時的中間結(jié)果，同 時，通過光纖接口和32位數(shù)據(jù)采集接口實時監(jiān)控信號處理平臺的工作狀態(tài)。7.根據(jù)權(quán)利要求1所述的一種雷達(dá)信號通用處理平臺，所述的信號源板(6)至少安裝有 一個光纖接口，用光纖接口將FLASH存儲器中存儲的測試數(shù)據(jù)發(fā)送到接口板I，用于檢測本 發(fā)明信號處理平臺的性能狀態(tài)是否正常。
【文檔編號】G01S7/02GK105974365SQ201610169393
【公開日】2016年9月28日
【申請日】2016年3月22日
【發(fā)明人】沈佳波, 鄧興, 杜昌友, 姚衡
【申請人】荊州南湖機(jī)械股份有限公司