一種核脈沖信號(hào)采集裝置及系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及核信號(hào)處理領(lǐng)域，特別涉及一種核脈沖信號(hào)采集裝置及系統(tǒng)，包括跟隨放大電路、高速ADC采樣、FPGA處理模塊和USB接口等。所述FPGA處理模塊用于控制各個(gè)信號(hào)獲取電路并為ADC采樣電路提供采樣頻率；所述FPGA處理模塊還用于接收所述ADC采樣電路輸出的核脈沖數(shù)字信號(hào)，并將其送入緩存經(jīng)FIFO通過USB接口傳送至上位機(jī)；所述FPGA處理模塊還同時(shí)進(jìn)行成形和幅值分析完成能譜數(shù)據(jù)的獲取和存儲(chǔ)。與傳統(tǒng)的核脈沖信號(hào)數(shù)據(jù)模擬采集裝置相比，本發(fā)明提供的核脈沖信號(hào)采集裝置采用數(shù)字采集方式，可控采樣頻率，可通過設(shè)置信號(hào)獲取電路的路數(shù)選擇采集一路或多路核脈沖信號(hào)，工作穩(wěn)定性強(qiáng)、可靠性高。
【專利說明】
一種核脈沖信號(hào)采集裝置及系統(tǒng)
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及核信號(hào)處理領(lǐng)域，特別涉及一種核脈沖信號(hào)采集裝置及系統(tǒng)。【背景技術(shù)】
[0002]核輻射探測技術(shù)已在核科學(xué)、核能利用、天體物理、天文學(xué)、醫(yī)學(xué)、安檢等領(lǐng)域得到了廣泛的應(yīng)用，而其中，高速核脈沖信號(hào)的獲取是后續(xù)幅度分析、能譜測量、相關(guān)脈沖成形及堆積脈沖分離數(shù)字化處理研究的基礎(chǔ)。而目前核脈沖信號(hào)的獲取方式以傳統(tǒng)的模擬信號(hào)獲取方式為主，而眾所周知的是，相較于模擬信號(hào)獲取系統(tǒng)，數(shù)字信號(hào)獲取系統(tǒng)較少受外部環(huán)境因素影響，具有更高的穩(wěn)定性、可靠性。
[0003]在核脈沖信號(hào)數(shù)字化處理諸多關(guān)鍵技術(shù)方面，都需要進(jìn)行方法理論和實(shí)現(xiàn)方法的研究，而開展這些研究都需要有大量的真實(shí)的數(shù)字化核脈沖信號(hào)，即需要相應(yīng)的高速核脈沖信號(hào)數(shù)據(jù)采集平臺(tái)實(shí)現(xiàn)核脈沖信號(hào)的高速采集、顯示和保存，然后才能做相應(yīng)的分析研究。
【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于克服現(xiàn)有的應(yīng)用于核脈沖信號(hào)獲取領(lǐng)域的模擬信號(hào)獲取裝置易受外界環(huán)境因素影響，從而導(dǎo)致信號(hào)獲取裝置穩(wěn)定性差、可靠性低，以及不能提供大量真實(shí)的數(shù)字化核脈沖信號(hào)的問題，提供一種穩(wěn)定性強(qiáng)、可靠性高的用于高速核脈沖信號(hào)獲取的數(shù)字信號(hào)采集裝置。
[0005]為了實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明提供了以下技術(shù)方案:一種核脈沖信號(hào)采集裝置，包括FPGA處理模塊及至少一個(gè)信號(hào)獲取電路；所述信號(hào)獲取電路包括依次連接的跟隨放大電路及ADC采樣電路;所述跟隨放大電路與輻射探測裝置連接，其用于接收輻射探測裝置采集的核脈沖模擬信號(hào)，并該核脈沖模擬信號(hào)濾波放大后輸入ADC采樣電路，所述ADC采樣電路根據(jù)預(yù)設(shè)采樣頻率將所述核脈沖模擬信號(hào)處理為核脈沖數(shù)字信號(hào)；所述FPGA處理模塊用于使能控制各個(gè)信號(hào)獲取電路并為各個(gè)信號(hào)獲取電路中的ADC采樣電路提供采樣頻率;所述FPGA處理模塊還用于接收所述ADC采樣電路輸出的核脈沖數(shù)字信號(hào)，并將其輸出至上位機(jī)。
[0006]進(jìn)一步的，所述FPGA處理模塊還包括FIFO模塊，所述FPGA處理模塊接收所述核脈沖數(shù)字信號(hào)后，先存入FIFO模塊后，再由FIFO模塊輸出至上位機(jī)，設(shè)置FIFO模塊的好處在于，當(dāng)本發(fā)明提供的核脈沖采集裝置包含2條及2條以上的信號(hào)獲取電路時(shí)，由于通訊接口只能同時(shí)將一路信號(hào)上傳至上位機(jī)，此時(shí)其他路信號(hào)獲取電路采集的數(shù)字信號(hào)可暫存在 FIFO緩存模塊中，從而保證各路信號(hào)獲取電路采集的核脈沖數(shù)字信號(hào)均能被上位機(jī)獲取。
[0007]進(jìn)一步的，所述FPGA處理模塊還包括依次連接的脈沖成形模塊、幅值分析模塊及存儲(chǔ)模塊;所述脈沖成型模塊用于將所述核脈沖數(shù)字信號(hào)處理成形;所述幅值分析模塊用于對(duì)成形的核脈沖數(shù)字信號(hào)進(jìn)行幅值分析;所述存儲(chǔ)模塊用于存儲(chǔ)統(tǒng)計(jì)指定采集過程中不同幅值出現(xiàn)的個(gè)數(shù)，具體的，脈沖成形模塊將任一信號(hào)獲取電路采集的數(shù)字信號(hào)進(jìn)行成形處理，以方便后續(xù)的幅值分析模塊分析出其脈沖幅值，根據(jù)幅值，到雙口 RAM取出該幅值對(duì)應(yīng)的存儲(chǔ)單元中保存的計(jì)數(shù)值，將該計(jì)數(shù)加1，再將加1后的計(jì)數(shù)值存回原存儲(chǔ)單元，這樣就可以統(tǒng)計(jì)各幅值的脈沖出現(xiàn)次數(shù)為多少，即對(duì)應(yīng)相應(yīng)不同能量的射線被探測到了多少個(gè)； 應(yīng)注意的是本發(fā)明提供的采集裝置中的存儲(chǔ)模塊，在任意指定的采集過程開始前，應(yīng)可選的將以前的存儲(chǔ)計(jì)數(shù)清零。
[0008]優(yōu)選的，所述譜數(shù)據(jù)存儲(chǔ)模塊為雙口RAM，雙口RAM的優(yōu)點(diǎn)是可以一方面與幅值分析模塊連接，供其存儲(chǔ)幅值及幅值計(jì)數(shù)數(shù)據(jù);另一方面與輸出口連接，供上位機(jī)讀取數(shù)據(jù)。
[0009]—些實(shí)施例中，所述采集裝置包含兩條完全相同的信號(hào)獲取電路，兩條信號(hào)獲取電路用于分別獲取不同輻射探測裝置的信號(hào)。
[0010]另外一些實(shí)施例中，所述FPGA處理模塊還包括信號(hào)預(yù)比較模塊，其設(shè)置于FPGA處理模塊信號(hào)輸入端，直接與所述ADC采樣電路連接，其預(yù)設(shè)有一閾值，只有大于該閾值的核脈沖數(shù)字信號(hào)才能通過信號(hào)預(yù)比較模塊進(jìn)入FPGA內(nèi)其他模塊。
[0011]本發(fā)明同時(shí)提供穩(wěn)定性強(qiáng)、可靠性高的一種核脈沖信號(hào)采集系統(tǒng)，包含上位機(jī)及如上所述的核脈沖信號(hào)采集裝置，所述上位機(jī)用于接收所述核脈沖信號(hào)采集裝置采集的核脈沖數(shù)字信號(hào)，并將其分析顯示；同時(shí)，所述上位機(jī)還用于向所述核脈沖信號(hào)采集裝置發(fā)出使能控制命令、片選命令、采樣頻率設(shè)置命令。[〇〇12]優(yōu)選的，上位機(jī)與所述核脈沖信號(hào)采集裝置之間通過USB接口連接。
[0013]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果:與傳統(tǒng)的核脈沖信號(hào)數(shù)據(jù)模擬采集裝置相比，本發(fā)明提供的核脈沖信號(hào)采集裝置采用數(shù)字采集方式，可控采樣頻率，可通過設(shè)置信號(hào)獲取電路的路數(shù)選擇采集一路或多路核脈沖信號(hào)；同時(shí)還可以進(jìn)行成形和幅值分析完成能譜數(shù)據(jù)的獲取和存儲(chǔ);為了適于不同的需求，提高數(shù)據(jù)的高利用率，設(shè)置了高效采集方式， 工作穩(wěn)定性強(qiáng)、可靠性高。
[0014]【附圖說明】:圖1本發(fā)明提供的核脈沖信號(hào)采集裝置一種具體實(shí)時(shí)方式的結(jié)構(gòu)框圖。
[0015]圖2本發(fā)明提供的核脈沖信號(hào)采集裝置另一種具體實(shí)時(shí)方式的結(jié)構(gòu)框圖。
[0016]圖3是本發(fā)明提供的核脈沖信號(hào)采集裝置具體實(shí)施例中FPGA處理模塊中信號(hào)流向圖。
[0017]圖4是本發(fā)明提供的核脈沖信號(hào)采集系統(tǒng)信號(hào)流向圖。
[0018]圖5是本發(fā)明在“實(shí)時(shí)采集模式”下采集的信號(hào)圖。
[0019]圖6是本發(fā)明在“高效采集模式”下采集的信號(hào)圖?！揪唧w實(shí)施方式】
[0020]下面結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步的詳細(xì)描述。但不應(yīng)將此理解為本發(fā)明上述主題的范圍僅限于以下的實(shí)施例，凡基于本
【發(fā)明內(nèi)容】
所實(shí)現(xiàn)的技術(shù)均屬于本發(fā)明的范圍。[0021 ]實(shí)施例1:如圖1所示，本實(shí)施例提供一種核脈沖信號(hào)采集裝置，包括FPGA處理模塊 2及至少一個(gè)信號(hào)獲取電路1;所述信號(hào)獲取電路1包括依次連接的跟隨放大電路11及ADC采樣電路12;所述跟隨放大電路11與輻射探測裝置(一般可簡稱為信號(hào)源)連接，其用于接收輻射探測裝置采集的核脈沖模擬信號(hào)，并該核脈沖模擬信號(hào)濾波放大后輸入ADC采樣電路12,所述ADC采樣電路12根據(jù)預(yù)設(shè)采樣頻率將所述核脈沖模擬信號(hào)處理為核脈沖數(shù)字信號(hào)；所述FPGA處理模塊2用于使能控制各個(gè)信號(hào)獲取電路1并為各個(gè)信號(hào)獲取電路1中的 ADC采樣電路12提供采樣頻率;所述FPGA處理模塊2還用于接收所述ADC采樣電路12輸出的核脈沖數(shù)字信號(hào)，并將其輸出至上位機(jī)。[〇〇22] 進(jìn)一步的，所述FPGA處理模塊2還包括FIFO模塊21，所述FPGA處理模塊2接收所述核脈沖數(shù)字信號(hào)后，先存入FIFO模塊21后，再由FIFO模塊21輸出至上位機(jī)，設(shè)置FIFO模塊21 的好處在于，當(dāng)本發(fā)明提供的核脈沖采集裝置包含2條及2條以上的信號(hào)獲取電路1時(shí)，由于 FPGA處理模塊2只能同時(shí)將一路信號(hào)上傳至上位機(jī)，此時(shí)其他路信號(hào)獲取電路1采集的數(shù)字信號(hào)可暫存在FIFO緩存模塊中，從而保證各路信號(hào)獲取電路1采集的核脈沖數(shù)字信號(hào)均能被上位機(jī)獲取。[〇〇23]進(jìn)一步的，所述FPGA處理模塊2還包括依次連接的脈沖成形模塊22、幅值分析模塊 23及存儲(chǔ)模塊24;所述脈沖成型模塊用于將所述核脈沖數(shù)字信號(hào)處理成形;所述幅值分析模塊23用于對(duì)成形的核脈沖數(shù)字信號(hào)進(jìn)行幅值分析;所述存儲(chǔ)模塊24用于存儲(chǔ)統(tǒng)計(jì)指定采集過程中不同幅值出現(xiàn)的個(gè)數(shù)，具體的，脈沖成形模塊22將任一信號(hào)獲取電路1采集的數(shù)字信號(hào)進(jìn)行成形處理，以方便后續(xù)的幅值分析模塊23分析出其脈沖幅值，當(dāng)幅值分析模塊23 獲取任一脈沖幅值后，則到雙口 RAM存儲(chǔ)模塊24中取出該幅值對(duì)應(yīng)的存儲(chǔ)單元中保存的計(jì)數(shù)值，并將該計(jì)數(shù)加1，再將加1后的計(jì)數(shù)值存回雙口 RAM存儲(chǔ)模塊24中原存儲(chǔ)單元，這樣就可以統(tǒng)計(jì)各幅值的脈沖出現(xiàn)次數(shù)為多少，即對(duì)應(yīng)相應(yīng)不同能量的射線被探測到了多少個(gè)； 應(yīng)注意的是本發(fā)明提供的采集裝置中的存儲(chǔ)模塊24,在任意指定的采集過程開始前，應(yīng)可選的將以前的存儲(chǔ)計(jì)數(shù)清零。[〇〇24]實(shí)施例2:如圖2所示，本實(shí)施例與實(shí)施例1不同點(diǎn)在于，本實(shí)施例中，所述FPGA處理模塊還包括信號(hào)預(yù)比較模塊25,其設(shè)置于FPGA處理模塊信號(hào)輸入端，直接與所述ADC采樣電路連接，其預(yù)設(shè)有一閾值，只有大于該閾值的核脈沖數(shù)字信號(hào)才能通過信號(hào)預(yù)比較模塊進(jìn)入FPGA內(nèi)其他模塊。具體的，我們可以通過設(shè)置該閾值的大小，讓整個(gè)脈沖信號(hào)采集裝置工作在“實(shí)時(shí)采集模式”或“高效采集模式”；如當(dāng)我們把該閾值設(shè)置為〇時(shí)，則脈沖信號(hào)采集裝置工作在“實(shí)時(shí)采集模式”，此時(shí)，所述信號(hào)預(yù)比較模塊25其實(shí)沒有起到作用，任何自ADC采集電路12輸出的核脈沖數(shù)字信號(hào)均能通過該模塊進(jìn)入FPGA中的其他模塊，此時(shí)采集的信號(hào)如圖5所示，包含大量的“無用”數(shù)據(jù)(低于一定數(shù)值的非脈沖信號(hào));而我們將閾值設(shè)置為其他指定值(該值為〇以上，通常，核脈沖數(shù)字信號(hào)大于該值時(shí)被認(rèn)為是出現(xiàn)了脈沖，而低于該值則認(rèn)為沒有出現(xiàn)脈沖)時(shí)，進(jìn)入“高效采集模式”，只有“有用”的數(shù)據(jù)(核脈沖信號(hào))才能進(jìn)入FPGA的其他模塊，此時(shí)采集的信號(hào)如圖6所示，我們可以看到，圖6中的信號(hào)均為大于指定值的核脈沖信號(hào)。
[0025]實(shí)施例3:本實(shí)施例與實(shí)施例1不同點(diǎn)在于，本實(shí)施例中，同時(shí)包含兩路信號(hào)獲取電路1;兩條信號(hào)獲取電路1分別獲取不同輻射探測裝置(信號(hào)源)的信號(hào)。同時(shí)，所述存儲(chǔ)模塊 24為雙口 RAM，雙口 RAM的優(yōu)點(diǎn)是可以一方面與幅值分析模塊23連接，供其存儲(chǔ)幅值及幅值計(jì)數(shù)數(shù)據(jù);另一方面與輸出口連接，供上位機(jī)讀取數(shù)據(jù)，具體如圖3所示。
[0026]實(shí)施例4:本實(shí)施例提供一種穩(wěn)定性強(qiáng)、可靠性高的一種核脈沖信號(hào)采集系統(tǒng)，包含上位機(jī)及如實(shí)施例1至3任一個(gè)所述的核脈沖信號(hào)采集裝置，所述上位機(jī)用于接收所述核脈沖信號(hào)采集裝置采集的核脈沖數(shù)字信號(hào)，并將其分析顯示；同時(shí)，所述上位機(jī)還用于向所述核脈沖信號(hào)采集裝置發(fā)出使能控制命令、片選命令、采樣頻率設(shè)置命令(ADC采樣電路12 的采樣頻率的控制一般由控制ADC采樣電路12的采樣時(shí)鐘實(shí)現(xiàn)，而其通常又通過FPGA處理模塊2的系統(tǒng)時(shí)鐘來實(shí)現(xiàn)控制)，具體如圖4所示。[〇〇27]優(yōu)選的，上位機(jī)與所述核脈沖信號(hào)采集裝置之間通過USB接口連接。
【主權(quán)項(xiàng)】
1.一種核脈沖信號(hào)采集裝置，其特征在于，包括FPGA處理模塊及至少一個(gè)信號(hào)獲取電 路；所述信號(hào)獲取電路包括依次連接的跟隨放大電路及ADC采樣電路;所述跟隨放大電路 與輻射探測裝置連接，用于接收輻射探測裝置獲取的核脈沖信號(hào)，并將輸入信號(hào)進(jìn)行阻抗 匹配、幅度調(diào)整后輸入ADC采樣電路，所述ADC采樣電路使用流水線采樣方式，根據(jù)預(yù)設(shè)采樣 頻率將所述核脈沖模擬信號(hào)轉(zhuǎn)換為核脈沖數(shù)字信號(hào)；所述FPGA處理模塊用于使能控制各個(gè)信號(hào)獲取電路并為各個(gè)信號(hào)獲取電路中的ADC采 樣電路提供采樣頻率;所述FPGA處理模塊還用于接收所述ADC采樣電路輸出的核脈沖數(shù)字 信號(hào)，先存入FIFO模塊后，再由FIFO模塊輸出至上位機(jī)。2.如權(quán)利要求1所述的采集裝置，其特征在于，所述FPGA處理模塊還用于將所述核脈沖 數(shù)字信號(hào)成形、幅值分析處理，經(jīng)幅值分析處理后的能譜數(shù)據(jù)存儲(chǔ)在雙口RAM中，需要時(shí)通 過USB接口可送至計(jì)算機(jī)進(jìn)行譜數(shù)據(jù)保存與顯示。3.如權(quán)利要求1所述的采集裝置，其特征在于，所述采集裝置包含兩條完全相同的信號(hào) 獲取電路，兩條信號(hào)獲取電路用于分別獲取不同輻射探測裝置的信號(hào)。4.如權(quán)利要求1所述的采集裝置，其特征在于，所述FPGA處理模塊還包括信號(hào)預(yù)比較模 塊，其設(shè)置于FPGA處理模塊信號(hào)輸入端，直接與所述ADC采樣電路連接，其預(yù)設(shè)有一閾值，只 有大于該閾值的核脈沖數(shù)字信號(hào)才能通過信號(hào)預(yù)比較模塊進(jìn)入FPGA內(nèi)其他模塊。5.—種核脈沖信號(hào)采集系統(tǒng)，其特征在于，包含上位機(jī)及如權(quán)利要求1至4任一項(xiàng)所述 的輻射探測裝置，所述上位機(jī)用于接收所述核脈沖信號(hào)采集裝置采集的核脈沖數(shù)字信號(hào)， 并將其分析顯示；同時(shí)，所述上位機(jī)還用于向所述核脈沖信號(hào)采集裝置發(fā)出使能控制命令、 片選命令、采樣頻率設(shè)置命令。6.如權(quán)利要求5所述的采集系統(tǒng)，其特征在于，上位機(jī)與所述核脈沖信號(hào)采集裝置之間 通過USB接口連接。
【文檔編號(hào)】G01T1/00GK106019350SQ201610478710
【公開日】2016年10月12日
【申請(qǐng)日】2016年6月24日
【發(fā)明人】馬英杰, 周建斌, 萬文杰
【申請(qǐng)人】成都理工大學(xué)