一種萬能試驗(yàn)機(jī)的數(shù)據(jù)采集卡的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種萬能試驗(yàn)機(jī)的數(shù)據(jù)采集卡，應(yīng)用于萬能試驗(yàn)機(jī)領(lǐng)域。
【背景技術(shù)】
[0002]萬能試驗(yàn)機(jī)是集拉伸、彎曲、壓縮、剪切等功能于一體的材料試驗(yàn)機(jī)，工礦企業(yè)、科研單位、大專院校、工程質(zhì)量監(jiān)督站等部門將其用于測試金屬材料以及非金屬材料的力學(xué)性能。
[0003]萬能試驗(yàn)機(jī)上設(shè)置有試驗(yàn)卡，萬能試驗(yàn)卡將電信號(hào)傳遞給萬能測試機(jī)，從而使萬能測試機(jī)完成規(guī)定的指令，以實(shí)現(xiàn)金屬材料(或者是非金屬材料)的性能測試，除此以外，試驗(yàn)卡還將收集金屬材料(或非金屬材料)性能測試后的各項(xiàng)數(shù)據(jù)。目前，國內(nèi)的萬能試驗(yàn)卡多數(shù)采用CPLD芯片和PCI接口(CPLD芯片通過PCI接口與微機(jī)連接)，CPLD芯片主要用來處理簡單的組合邏輯，在CPLD芯片上即使集合多個(gè)模塊，也無法實(shí)現(xiàn)同步處理多組命令，這就意味著，CPLD芯片無法通過集成多個(gè)模塊，以增加CPLD芯片的拓展性能(即，萬能試驗(yàn)卡上需要設(shè)置多組芯片，以實(shí)現(xiàn)信號(hào)的傳遞)。

【發(fā)明內(nèi)容】

[0004]本實(shí)用新型所要解決的問題就是提供一種萬能試驗(yàn)機(jī)的數(shù)據(jù)采集卡，以實(shí)現(xiàn)提高數(shù)據(jù)采集卡的系統(tǒng)集成度以及擴(kuò)展性能。
[0005]為解決上述問題，本實(shí)用新型提供如下技術(shù)方案:一種萬能試驗(yàn)機(jī)的數(shù)據(jù)采集卡，包括帶有金手指的板卡，所述板卡上設(shè)有若干信號(hào)接口、EEPROM儲(chǔ)存器和FPGA可編程芯片，所述FPGA可編程芯片包括SPI總線橋、脈沖發(fā)生器、正交解碼接口、I/O接口、I2C接口、FPGA微處理模塊以及PCIE-CORE接口，所述SPI總線橋、所述脈沖發(fā)生器、所述正交解碼接口和所述I/O接口分別用于連接所述若干信號(hào)接口與所述FPGA微處理模塊，所述I2C接口用于連接所述EEPROM儲(chǔ)存器與所述FPGA微處理模塊，所述PCIE-C0RE接口用于連接所述FPGA微處理模塊與所述金手指。
[0006]進(jìn)一步的，所述若干信號(hào)接口包括用于輸入力模擬信號(hào)的第一信號(hào)接口、用于輸入變形模擬信號(hào)的第二信號(hào)接口、用于輸入位移模擬信號(hào)的第三信號(hào)接口和用于輸出力、變形、位移模擬信號(hào)的第四信號(hào)接口，所述第一信號(hào)接口、所述第二信號(hào)接口和所述第三信號(hào)接口分別與所述SPI總線橋通過各自獨(dú)立的A/D轉(zhuǎn)換電路連接，所述第四信號(hào)接口與所述SPI總線橋通過D/A轉(zhuǎn)換電路連接。
[0007]進(jìn)一步的，所述脈沖發(fā)生器與所述第四信號(hào)接口連接，以實(shí)現(xiàn)所述第四信號(hào)接口輸出PNM信號(hào)或PWM信號(hào)。
[0008]進(jìn)一步的，所述正交解碼接口與所述第四信號(hào)接口連接，以實(shí)現(xiàn)所述第四信號(hào)接口輸出正交編碼信號(hào)。
[0009]進(jìn)一步的，所述I/O接口與所述第四信號(hào)接口連接，以實(shí)現(xiàn)所述第四信號(hào)接口輸入DI信號(hào)或輸出DO信號(hào)。
[0010]進(jìn)一步的，所述I2C接口與所述EEPROM儲(chǔ)存器連接。
[0011]本實(shí)用新型的有益效果:
[0012]本實(shí)用新型數(shù)據(jù)采集卡上的FPGA可編程芯片包括脈沖發(fā)生器、正交解碼接口、I/O接口、I2C接口、FPGA微處理模塊以及PCIE-C0RE接口，萬能試驗(yàn)機(jī)將正交編碼信號(hào)和DI信號(hào)傳輸給信號(hào)接口，信號(hào)接口將正交編碼信號(hào)通過正交解碼接口傳輸給FPGA微處理模塊，信號(hào)接口將DI信號(hào)通過I/O接口傳輸給FPGA微處理模塊，F(xiàn)PGA微處理模塊將采集到的正交編碼信號(hào)和DI信號(hào)通過PCIE-C0RE接口傳輸給微機(jī)(微型計(jì)算機(jī))，微機(jī)可通過PCIE-C0RE接口將P匪信號(hào)、PWM信號(hào)、DO信號(hào)傳輸給FPGA微處理模塊，F(xiàn)PGA微處理模塊將PW信號(hào)和PWM信號(hào)傳輸給脈沖發(fā)生器，脈沖發(fā)生器選擇性的將PW信號(hào)或PWM信號(hào)通過信號(hào)接口傳輸給萬能試驗(yàn)機(jī)，F(xiàn)PGA微處理模塊將DO信號(hào)傳傳輸給I/O接口，I/O接口將DO信號(hào)通過信號(hào)接口傳輸給萬能試驗(yàn)機(jī)，換句話說，F(xiàn)PGA可編程芯片通過脈沖發(fā)生器、正交解碼接口和I/O接口，增加了數(shù)據(jù)采集卡的擴(kuò)展性能，同時(shí)，將脈沖發(fā)生器、正交解碼接口、I/O接口、I2C接口、FPGA微處理模塊和PCIE-C0RE接口集成在FPGA可編程芯片，有效增加了FPGA可編程芯片的集成度。
【附圖說明】
[0013]圖1是本實(shí)用新型一種萬能試驗(yàn)機(jī)的數(shù)據(jù)采集卡的電路圖。
【具體實(shí)施方式】
[0014]參照?qǐng)D1，一種萬能試驗(yàn)機(jī)的數(shù)據(jù)采集卡，包括帶有金手指3的板卡1，板卡I上設(shè)置有若干信號(hào)接口，板卡I通過金手指3與微機(jī)連接，板卡I通過若干信號(hào)接口與萬能試驗(yàn)機(jī)連接，所述若干信號(hào)接口包括第一信號(hào)接口 4、第二信號(hào)接口 5、第三信號(hào)接口 6和第四信號(hào)接口 7，其中，第一信號(hào)接口 4用于輸入力模擬信號(hào)，第二信號(hào)接口 5用于輸入變形模擬信號(hào)，第三信號(hào)接口 6用于輸入位移模擬信號(hào)，第四信號(hào)接口 7用于輸出力模擬信號(hào)、變形模擬信號(hào)和位移模擬信號(hào)。
[0015]參照?qǐng)D1，本實(shí)施例中板卡I上還包括FPGA可編程芯片2和與FPGA可編程芯片2連接的EEPROM儲(chǔ)存器8，第一信號(hào)接口 4、第二信號(hào)接口 5、第三信號(hào)接口 6、第四信號(hào)接口 7和金手指3分別與FPGA可編程芯片2連接，以實(shí)現(xiàn)微機(jī)與萬能試驗(yàn)機(jī)的電信號(hào)傳輸，EEPROM儲(chǔ)存器8中的配置參數(shù)和控制數(shù)據(jù)通過FPGA可編程芯片2傳遞給微機(jī)，微機(jī)通過修改控制數(shù)據(jù)，以實(shí)現(xiàn)選擇性的輸出P匪信號(hào)、PWM信號(hào)、DO信號(hào)和DA信號(hào)(DA信號(hào)可通過D/A轉(zhuǎn)換電路轉(zhuǎn)換為力模擬信號(hào)、變形模擬信號(hào)和位移模擬信號(hào))。
[0016]參照?qǐng)D1，本實(shí)施例中FPGA可編程芯片2包括FPGA微處理模塊21、SPI總線橋22、脈沖發(fā)生器23、正交解碼接口 24、I/O接口 25、I2C接口 26以及PCIE-CORE接口 27，第一信號(hào)接口 4、第二信號(hào)接口 5、第三信號(hào)接口 6和第四信號(hào)接口 7分別通過SPI總線橋22與FPGA微處理模塊21連接，第四信號(hào)接口 7除了通過SPI總線橋22外，還可以通過脈沖發(fā)生器23、正交解碼接口 24和I/O接口 25這三個(gè)接口與FPGA微處理模塊21連接，EEPROM儲(chǔ)存器8通過I2C接口 26與FPGA微處理模塊21連接，F(xiàn)PGA微處理模塊21通過PCIE-C0RE接口 27與金手指3連接。
[0017]參照?qǐng)D1，第一信號(hào)接口 4、第二信號(hào)接口 5、第三信號(hào)接口 6和第四信號(hào)接口 7可用于接收模擬信號(hào)，而FPGA可編程芯片2用于接收數(shù)字信號(hào)，因此，第一信號(hào)接口 4、第二信號(hào)接口 5、第三信號(hào)接口 6分別與FPGA可編程芯片2通過AD轉(zhuǎn)換電路連接(具體的:第一信號(hào)接口 4與FPGA可編程芯片2通過第一 AD轉(zhuǎn)換電路41連接，第二信號(hào)接口 5與FPGA可編程芯片2通過第二 AD轉(zhuǎn)換電路51連接，第三信號(hào)接口 6與FPGA可編程芯片2通過第三AD轉(zhuǎn)換電路61連接)，以實(shí)現(xiàn)模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)；第四信號(hào)接口 7與FPGA可編程芯片2通過DA轉(zhuǎn)換電路71連接，以實(shí)現(xiàn)數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)。
[0018]參照?qǐng)D1，本實(shí)施例的工作過程:
[0019]1、萬能試驗(yàn)機(jī)運(yùn)行后，F(xiàn)PGA微處理模塊21先將EEPROM儲(chǔ)存器8中的配置參數(shù)以及控制數(shù)據(jù)，依次通過I2C接口 26、FPGA微處理模塊21、PCIE-C0RE接口 27和金手指3傳遞給微機(jī)；
[0020]2、萬能試驗(yàn)機(jī)的力模擬信號(hào)依次經(jīng)過第一信號(hào)接口 4、第一 AD轉(zhuǎn)換電路41和SPI總線橋22傳輸給FPGA微處理模塊21，萬能試驗(yàn)機(jī)的變形模擬信號(hào)依次經(jīng)過第二信號(hào)接口
5、第二 AD轉(zhuǎn)換電路51和SPI總線橋22傳輸給FPGA微處理模塊21，萬能試驗(yàn)機(jī)的位移模擬信號(hào)依次經(jīng)過第三信號(hào)接口 6、第三AD轉(zhuǎn)換電路61和SPI總線橋22傳輸給FPGA微處理模塊21，萬能試驗(yàn)機(jī)的正交編碼信號(hào)(數(shù)字信號(hào))依次經(jīng)過第四信號(hào)接口 7和正交解碼接口 24傳輸給FPGA微處理模塊21，萬能試驗(yàn)機(jī)的DI信號(hào)(數(shù)字信號(hào))依次經(jīng)過第四信號(hào)接口 7和I/O接口 25傳輸給FPGA微處理模塊21 ；
[0021]3、FPGA微處理模塊21將采集到的力模擬信號(hào)、變形模擬信號(hào)、位移模擬信號(hào)、正交編碼信號(hào)以及DI信號(hào)依次經(jīng)過PCIE-C0RE接口 27和金手指3傳遞給微機(jī)；
[0022]4、微機(jī)分析接收到的信號(hào)并生成控制命令(控制命令包括P匪信號(hào)、PWM信號(hào)、DO信號(hào)和DA信號(hào))，微機(jī)的控制命令依次經(jīng)過金手指3和PCIE-C0RE接口 27傳輸給FPGA微處理模塊21，F(xiàn)PGA微處理模塊21選擇性將P匪信號(hào)、PWM信號(hào)、DO信號(hào)、DA信號(hào)通過第四信號(hào)接口 7傳輸給萬能試驗(yàn)機(jī)。
[0023]本實(shí)施例中，SPI總線橋、脈沖發(fā)生器、正交解碼接口、I/O接口和I2C接口是并行架構(gòu)，上述接口模塊能夠同步執(zhí)行，相當(dāng)與傳統(tǒng)的單片機(jī)能真正實(shí)現(xiàn)多任務(wù)處理。
[0024]以上所述，僅為本實(shí)用新型的【具體實(shí)施方式】，但本實(shí)用新型的保護(hù)范圍并不局限于此，熟悉本領(lǐng)域的技術(shù)人員應(yīng)該明白本實(shí)用新型包括但不限于附圖和上面【具體實(shí)施方式】中描述的內(nèi)容。任何不偏離本實(shí)用新型的功能和結(jié)構(gòu)原理的修改都將包括在權(quán)利要求書的范圍中。
【主權(quán)項(xiàng)】
1.一種萬能試驗(yàn)機(jī)的數(shù)據(jù)采集卡，其特征在于:包括帶有金手指的板卡，所述板卡上設(shè)有若干信號(hào)接口、EEPROM儲(chǔ)存器和FPGA可編程芯片，所述FPGA可編程芯片包括SPI總線橋、脈沖發(fā)生器、正交解碼接口、I/O接口、I2C接口、FPGA微處理模塊以及PCIE-C0RE接口，所述SPI總線橋、所述脈沖發(fā)生器、所述正交解碼接口和所述I/O接口分別用于連接所述若干信號(hào)接口與所述FPGA微處理模塊，所述I2C接口用于連接所述EEPROM儲(chǔ)存器與所述FPGA微處理模塊，所述PCIE-C0RE接口用于連接所述FPGA微處理模塊與所述金手指。
2.如權(quán)利要求1所述的一種萬能試驗(yàn)機(jī)的數(shù)據(jù)采集卡，其特征在于:所述若干信號(hào)接口包括用于輸入力模擬信號(hào)的第一信號(hào)接口、用于輸入變形模擬信號(hào)的第二信號(hào)接口、用于輸入位移模擬信號(hào)的第三信號(hào)接口和用于輸出力、變形、位移模擬信號(hào)的第四信號(hào)接口，所述第一信號(hào)接口、所述第二信號(hào)接口和所述第三信號(hào)接口分別與所述SPI總線橋通過各自獨(dú)立的A/D轉(zhuǎn)換電路連接，所述第四信號(hào)接口與所述SPI總線橋通過D/A轉(zhuǎn)換電路連接。
3.如權(quán)利要求2所述的一種萬能試驗(yàn)機(jī)的數(shù)據(jù)采集卡，其特征在于:所述脈沖發(fā)生器與所述第四信號(hào)接口連接，以實(shí)現(xiàn)所述第四信號(hào)接口輸出P匪信號(hào)或PWM信號(hào)。
4.如權(quán)利要求2所述的一種萬能試驗(yàn)機(jī)的數(shù)據(jù)采集卡，其特征在于:所述正交解碼接口與所述第四信號(hào)接口連接，以實(shí)現(xiàn)所述第四信號(hào)接口輸出正交編碼信號(hào)。
5.如權(quán)利要求2所述的一種萬能試驗(yàn)機(jī)的數(shù)據(jù)采集卡，其特征在于:所述I/O接口與所述第四信號(hào)接口連接，以實(shí)現(xiàn)所述第四信號(hào)接口輸入DI信號(hào)或輸出DO信號(hào)。
6.如權(quán)利要求2所述的一種萬能試驗(yàn)機(jī)的數(shù)據(jù)采集卡，其特征在于:所述I2C接口與所述EEPROM儲(chǔ)存器連接。
【專利摘要】本實(shí)用新型涉及一種萬能試驗(yàn)機(jī)的數(shù)據(jù)采集卡，應(yīng)用于萬能試驗(yàn)機(jī)領(lǐng)域，以實(shí)現(xiàn)提高數(shù)據(jù)采集卡的系統(tǒng)集成度以及擴(kuò)展性能。一種萬能試驗(yàn)機(jī)的數(shù)據(jù)采集卡，包括帶有金手指的板卡，所述板卡上設(shè)有若干信號(hào)接口、EEPROM儲(chǔ)存器和FPGA可編程芯片，所述FPGA可編程芯片包括SPI總線橋、脈沖發(fā)生器、正交解碼接口、I/O接口、I2C接口、FPGA微處理模塊以及PCIE-CORE接口，所述SPI總線橋、所述脈沖發(fā)生器、所述正交解碼接口和所述I/O接口分別用于連接所述若干信號(hào)接口與所述FPGA微處理模塊，所述I2C接口用于連接所述EEPROM儲(chǔ)存器與所述FPGA微處理模塊，所述PCIE-CORE接口用于連接所述FPGA微處理模塊與所述金手指。
【IPC分類】G01N3-06
【公開號(hào)】CN204422332
【申請(qǐng)?zhí)枴緾N201520046004
【發(fā)明人】沈波
【申請(qǐng)人】杭州朗杰測控技術(shù)開發(fā)有限公司
【公開日】2015年6月24日
【申請(qǐng)日】2015年1月22日