一種基于差拍法的頻率穩(wěn)定度測量儀的制作方法
【技術領域】
[0001]本實用新型涉及時間頻率測量領域，具體涉及一種基于差拍法的頻率穩(wěn)定度測量儀。
【背景技術】
[0002]時間頻率測量是電子測量的重要領域。隨著時頻技術的迅速發(fā)展，對頻率源的準確度和穩(wěn)定度等指標的要求也越來越高，對時間頻率的測量越來越重要。
[0003]在通信系統(tǒng)和設備中，頻率源的好壞直接影響到通信系統(tǒng)的性能和可靠性。頻率穩(wěn)定度是評價頻率源質量的重要參數(shù)。頻率的時域穩(wěn)定度的常用表征方法是阿倫方差。對于頻率穩(wěn)定度的測量裝置，通常的要求有測量精度高、測量頻率范圍寬、可以同時測量短期與長期穩(wěn)定度、操作簡便和體積小功耗低等。這些方面往往難以兼顧，這給頻率測量工作帶來了不便。
【實用新型內容】
[0004]本實用新型的目的在于克服現(xiàn)有技術的缺陷，提供一種基于差拍法的頻率穩(wěn)定度測量儀，實現(xiàn)了高精度、較寬測量范圍，還可以同時測量短期與長期穩(wěn)定度，測量儀器與配套的上位機軟件結合使用，操作簡便，測量數(shù)據(jù)實時保存，易于查看。此外，該測量儀器體積小、功耗低，實用性很強。
[0005]本實用新型通過下述技術方案實現(xiàn):
[0006]一種基于差拍法的頻率穩(wěn)定度測量儀，包括FPGA，還包括參考源接口和被測源接口，參考源接口與FPGA連接，參考源接口還通過倍頻模塊與DDS連接，F(xiàn)PGA與DDS連接，DDS與混頻器連接，被測源接口通過帶通濾波器與混頻器連接，混頻器通過信號調理模塊與FPGA連接，被測源接口與FPGA連接。
[0007]如上所述信號調理模塊包括依次連接的低通濾波器、放大器和過零比較器，低通濾波器與混頻器連接，過零比較器與FPGA連接。
[0008]本實用新型具有以下效果和優(yōu)點:
[0009]1、測量精度高。該頻率穩(wěn)定度測量儀的參考頻率是1MHz，同源自檢結果是I秒穩(wěn)定度4.9E-13，10秒穩(wěn)定度2E-13。
[0010]2、測量頻率范圍寬。其測量范圍是l~30MHz。
[0011]3、可以同時測量短期與長期穩(wěn)定度?？梢詼y量I暈秒、10暈秒、100暈秒、I秒、10秒、100秒、1000秒、10000秒的穩(wěn)定度以及天漂移率。
[0012]4、操作簡便。與測量儀器配套的上位機軟件用Visual Basic 6.0編寫，界面友好，操作簡單，數(shù)據(jù)可以實時查看和保存，占用電腦資源少。該測量儀與配套軟件都經過長期測試，可以穩(wěn)定運行。
[0013]5、體積小、功耗低。其體積是0.6升，整機功耗小于3W。
[0014]綜上，該頻率穩(wěn)定度測量儀具有優(yōu)越的性能和很強的實用性，具有廣泛的使用前景。
【附圖說明】
[0015]圖1是本實用新型的原理方框圖，其中:
[0016]I一參考源接口 ；2—倍頻模塊；3—DDS (直接數(shù)字式頻率合成器);4一被測源接口 ；5—帶通濾波器；6—混頻器；7—信號調理模塊；8 — FPGA (現(xiàn)場可編程門陣列)。
【具體實施方式】
[0017]下面結合附圖和實施實例來對本實用新型作進一步說明。
[0018]實施例1:
[0019]—種基于差拍法的頻率穩(wěn)定度測量儀，如圖1所示，該測量儀包括參考源接口 1、倍頻模塊2、DDS3、被測源接口 4、帶通濾波器5、混頻器6、信號調理模塊7、FPGA8。1MHz的外部參考頻率連接到參考源接口 I的輸入端，分成兩路信號，一路信號連接到FPGA8并作為FPGA8工作的時鐘源，另一路信號連接到倍頻模塊2，將參考源進行倍頻后作為DDS3工作的時鐘源。所述被測源接口 4將被測信號分成兩路信號，一路信號作為初步被測頻率連接到FPGA8，F(xiàn)PGA8通過由內部分頻得到的IHz的時鐘信號，通過初步被測頻率對IHz的時鐘信號進行填充計數(shù)，得到初步被測頻率的初步測量值，另一路信號連接到帶通濾波器5進行1-30MHz的帶通濾波后作為混頻被測頻率連接到混頻器6的本振端。所述DDS3在FPGA8的控制下調整輸出頻率，經過低通濾波后連接到混頻器6的射頻端。所述混頻器6對DDS3的輸出頻率與混頻被測頻率進行混頻，并將中頻端連接到信號調理模塊7。所述信號調理模塊7包括依次連接的低通濾波器、放大器和過零比較器。所述低通濾波器通過對混頻器6的中頻端信號進行低通濾波得到差拍信號，所述放大器對差拍信號進行飽和放大，使其上升時間更短，所述過零比較器對放大后的差拍信號進行過零檢測，使其上升時間進一步縮短，并避免誤觸發(fā)。信號調理模塊7的輸出端連接到FPGA8。用FPGA8通過測量的差拍信號的頻率值和DDS3的輸出頻率值獲得被測信號的精細測量頻率值。
[0020]差拍信號的頻率值是DDS3的輸出頻率與被測頻率的頻率值的差值。當測量儀未完成鎖定時，F(xiàn)PGA8通過調整DDS3的輸出頻率，將差拍信號的頻率值調整到設定范圍之內，直到測量儀完成鎖定，或者FPGA接收到上位機的開始測量指令為止。FPGA8判斷完成鎖定的的標準可以是連續(xù)五個最新測得的精細測量頻率值的瞬時相對頻偏值都小于1E-9，否則判斷為未鎖定。瞬時相對頻偏等于精細測量頻率與被測頻率的標稱值之差除以被測源的標稱值。另外，如果完成鎖定則鎖定指示燈亮，可通過未鎖定指示燈熄滅指示；如果未鎖定，則可通過鎖定指示燈熄滅，未鎖定指示燈亮指示。如果無法完成鎖定，則說明被測頻率的瞬時相對頻偏值無法保持在1E-9以內，不在本測量儀的測量目標范圍之內。
[0021]FPGA8還通過RS232串行接口與上位機通信，實現(xiàn)測量儀向上位機的測量數(shù)據(jù)發(fā)送，以及對上位機指令的接收、識別與響應。當測量儀前面板上鎖定指示燈亮、未鎖定指示燈熄滅時，可以開始使用上位機軟件獲取測量儀測得的數(shù)據(jù)，并給出相關計算結果。開始使用上位機軟件進行測量時，F(xiàn)PGA8不再更改DDS3的輸出頻率，即使測量儀處于未鎖定狀態(tài)。
[0022]以上實例僅用以說明本實用新型的技術方案而非限制，本領域的普通技術人員應當理解，本實用新型的技術方案進行修改或者同等替換，而不脫離本實用新型技術方案的精神和范圍，均應涵蓋在本實用新型的權利要求范圍中。
【主權項】
1.一種基于差拍法的頻率穩(wěn)定度測量儀，包括FPGA (8)，其特征在于，還包括參考源接口( I)和被測源接口(4)，參考源接口( I)與FPGA (8)連接，參考源接口( I)還通過倍頻模塊(2)與DDS (3)連接，F(xiàn)PGA (8)與DDS (3)連接，DDS (3)與混頻器(6)連接，被測源接口(4)通過帶通濾波器(5)與混頻器(6)連接，混頻器(6)通過信號調理模塊(7)與FPGA(8)連接，被測源接口(4)與FPGA (8)連接。2.根據(jù)權利要求1所述的一種基于差拍法的頻率穩(wěn)定度測量儀，其特征在于，所述信號調理模塊(7)包括依次連接的低通濾波器、放大器和過零比較器，低通濾波器與混頻器(6 )連接，過零比較器與FPGA (8 )連接。
【專利摘要】本實用新型公開了一種基于差拍法的頻率穩(wěn)定度測量儀，包括FPGA，還包括參考源接口和被測源接口，參考源接口與FPGA連接，參考源接口還通過倍頻模塊與DDS連接，F(xiàn)PGA與DDS連接，DDS與混頻器連接，被測源接口通過帶通濾波器與混頻器連接，混頻器通過信號調理模塊與FPGA連接，被測源接口與FPGA連接。本實用新型測量精度高。測量頻率范圍寬?？梢酝瑫r測量短期與長期穩(wěn)定度。體積小、功耗低。
【IPC分類】G01R23/14
【公開號】CN204945244
【申請?zhí)枴緾N201520729063
【發(fā)明人】黃劍龍, 余鈁, 秦蕾, 盛榮武, 陳智勇, 高偉, 金鑫, 湯超
【申請人】中國科學院武漢物理與數(shù)學研究所
【公開日】2016年1月6日
【申請日】2015年9月18日