一種雙脈沖涌動環(huán)的高頻電性測試系統(tǒng)的制作方法
【專利摘要】一種雙脈沖涌動環(huán)的高頻電性測試系統(tǒng)，本實用新型涉及電特性測試技術領域，其旨在解決現(xiàn)有技術不能夠根據(jù)待測元件所需帶寬自由調節(jié)脈沖寬度，由單環(huán)、單時鐘檢測結構導致的多次重復編程，使用成本高且通用性差等技術問題。本發(fā)明主要包括主電性測試電路，其中包括用于構成時鐘內環(huán)的現(xiàn)場編程門陣列器件、與現(xiàn)場編程門陣列器件連接的第一脈沖發(fā)生器和第二脈沖發(fā)生器，第二脈沖發(fā)生器的時鐘源為第一脈沖發(fā)生器輸出脈沖的恢復時鐘；現(xiàn)場編程門陣列器件還設置有輸入接口和輸出接口；電壓鉗制電路，分別與輸入接口和輸出接口連接；所述的第一脈沖發(fā)生器，包括振蕩器反饋環(huán)路，PMOS陣列和NMOS陣列。本實用新型用于測試電性待測裝置的時鐘時序特征。
【專利說明】
一種雙脈沖涌動環(huán)的高頻電性測試系統(tǒng)
技術領域
[0001]本發(fā)明涉及電特性測試技術領域，具體涉及一種雙脈沖涌動環(huán)的高頻電性測試系統(tǒng)。
【背景技術】
[0002]目前，根據(jù)既定的需求設計，脈沖寬度根據(jù)脈沖發(fā)生器電路結構確定。在IR-UWB無線通信技術中，其信號調制方式主要是對脈沖幅度以及脈沖在時間軸上的位置進行調制，并且調節(jié)脈沖寬度可以改變傳輸信號的帶寬。在這樣的情況下，針對IR-UWB通信系統(tǒng)的需求，需要能夠靈活調整脈沖寬度以方便達到最優(yōu)的傳輸信號帶寬，鑒于此，能夠根據(jù)待測元件所需帶寬自由調節(jié)脈沖寬度的連續(xù)脈沖發(fā)生器顯得尤為重要，用于檢測系統(tǒng)才能獲得與待測元件高度的頻率匹配特性和兼容性。
[0003]此外，對電性待測裝置的時鐘序測量，廣泛采用單環(huán)單脈沖測量，而電性待測裝置特性廣泛，其輸出時鐘脈沖衍變復雜，對于接收反饋的處理裝置需要針對性再編程，由此增加后期使用成本;現(xiàn)有技術對不同的待測裝置還具有復雜、不可控的系統(tǒng)誤差。本發(fā)明通過第一時鐘加載外環(huán)電路，第二時鐘為衍變的第一時鐘進行特征恢復后的時鐘，再利用現(xiàn)場編程門陣列器件比對第一時鐘和第二時鐘，從而由比對特征映射出電性待測裝置的時鐘序特征是否符合預設，避免重復編程并提高通用性。
【發(fā)明內容】
[0004]針對上述現(xiàn)有技術，本發(fā)明目的在于提供一種雙脈沖涌動環(huán)的高頻電性測試系統(tǒng)，其旨在解決現(xiàn)有技術不能夠根據(jù)待測元件所需帶寬自由調節(jié)脈沖寬度，由單環(huán)、單時鐘檢測結構導致的多次重復編程，使用成本高且通用性差等技術問題。
[0005]為達到上述目的，本發(fā)明采用的技術方案如下:
[0006]—種雙脈沖涌動環(huán)的高頻電性測試系統(tǒng)，包括
[0007]主電性測試電路，其中包括用于構成時鐘內環(huán)的現(xiàn)場編程門陣列器件、與現(xiàn)場編程門陣列器件連接的第一脈沖發(fā)生器和第二脈沖發(fā)生器，第二脈沖發(fā)生器的時鐘源為第一脈沖發(fā)生器輸出脈沖的恢復時鐘；
[0008]現(xiàn)場編程門陣列器件還設置有輸入接口和輸出接口；
[0009 ]電壓鉗制電路，分別與輸入接口和輸出接口連接；
[0010]低阻抗濾波電路，與主電性測試電路連接；
[0011 ]高阻抗濾波電路，與主電性測試電路連接；
[0012]輸出接口通過電性待測裝置連接輸入接口，構成時鐘外環(huán)。
[0013]上述方案中，所述的第一脈沖發(fā)生器，包括振蕩器反饋環(huán)路，PMOS陣列和匪OS陣列；所述的振蕩器反饋環(huán)路，包括驅動可變反相器和偶數(shù)個反相器單元串聯(lián)形成的反相器鏈;所述的驅動可變反相器，包括反相器單元;所述的PMOS陣列，連接于工作電源與所述驅動可變反相器的反相器單元輸出端之間；所述的NMOS陣列，連接于所述驅動可變反相器的反相器單元輸出端與地之間。
[0014]上述方案中，所述的第二脈沖發(fā)生器，包括構成鎖相環(huán)電路結構的相位檢測器，環(huán)路濾波器和壓控晶體振蕩器;相位檢測器接收時鐘外環(huán)的反饋時鐘;壓控晶體振蕩器連接有D觸發(fā)器。
[0015]上述方案中，所述的電壓鉗制電路，包括上限電壓鉗制電路和下限電壓鉗制電路。
[0016]上述方案中，所述的上限電壓鉗制電路，包括
[0017]分段式電流源，其連接有第一電阻；
[0018]穩(wěn)壓二極管，其正端接地且負端連接第一電阻；
[0019]三極管，其基極連接第一電阻且集電極連接輸入接口的第一輸入端子；
[0020]第一場效應管，其漏極連接三極管的發(fā)射極且源極接地；
[0021 ]第二場效應管，其漏極連接輸入接口的第二輸入端子且源極接地；
[0022]第二電阻，其一端連接有第一場效應管的柵極和第二場效應管的柵極且另一端接地。
[0023]上述方案中，所述驅動可變反相器還包括:PMOS晶體管形成的第一電流源和匪OS晶體管形成的第二電流源;所述反相器單元為CMOS反相器單元，包括第一 PMOS晶體管和第一 NMOS晶體管，所述第一 PMOS晶體管和第一 NMOS晶體管的源極分別連接第一電流源和第二電流源，柵極連接在一起作為所述反相器單元的輸入端，漏極連接在一起作為所述反相器單元的輸出端。
[0024]上述方案中，所述的偶數(shù)個反相器單元串聯(lián)形成的反相器鏈中包括2個或4個或8個反相器單元，且各反相器單元的特征尺寸和驅動能力均相等。
[0025]與現(xiàn)有技術相比，本發(fā)明的有益效果:實現(xiàn)了電性檢測電路的高通用性，不用多次重編程，顯著降低了使用成本;通過分段式電流源實現(xiàn)對電性檢測電路的電壓適用范圍進行拓展，并同時通過上下限電壓鉗制保證電性檢測電路正常工作電壓和電性待測裝置的電安全，并進一步提升了電性檢測電路的通用性。
【附圖說明】
[0026]圖1為本發(fā)明的模塊框圖；
[0027]圖2為本發(fā)明的上限電壓鉗制電路具體實施例；
[0028]圖3為主電性測試電路示意圖。
【具體實施方式】
[0029]本說明書中公開的所有特征，或公開的所有方法或過程中的步驟，除了互相排斥的特征和/或步驟以外，均可以以任何方式組合。
[0030]下面結合附圖對本發(fā)明做進一步說明:
[0031]實施例1
[0032]如圖1和圖3，所述的主電性測試電路，其中現(xiàn)場編程門陣列器件進一步包括與輸入接口連接的輸入連接節(jié)點、與輸出接口連接的輸出連接節(jié)點；輸出連接節(jié)點和輸入連接節(jié)點需設計有多路復用模塊和阻抗匹配模塊;其進一步包括邏輯時序模塊以完成內外環(huán)雙時鐘計算和邏輯判斷;邏輯時序模塊與輸入連接節(jié)點之間、邏輯時序模塊與輸出連接節(jié)點之間分別設置有第一編解碼器、第二編解碼器;邏輯時序模塊通過頻率匹配模塊接收第一脈沖發(fā)生器和第二脈沖發(fā)生器的輸出時鐘CK3、CK1;頻率匹配模塊包括第一緩沖寄存器Ul、第二緩沖寄存器U2和兩個反相器U3、U4，兩個反相器U3、U4構成簡單固定延時器；電性待測裝置包括電阻，控制器和處理器等需要測試時鐘時序工作狀態(tài)和脈沖處理能力的元件。
[0033]實施例2
[0034]如圖3，所述的第二脈沖發(fā)生器，包括構成鎖相環(huán)電路結構的相位檢測器，環(huán)路濾波器和壓控晶體振蕩器;相位檢測器輸入端連接第一脈沖發(fā)生器的輸出端;壓控晶體振蕩器連接有D觸發(fā)器。相位檢測器接收時鐘外環(huán)的反饋時鐘CK2，反饋時鐘CK2包含有電性待測裝置的時鐘時序特征，通過鎖相環(huán)恢復后，結合第一脈沖發(fā)生器的輸出時鐘CKl，并通過D觸發(fā)器得到第二脈沖發(fā)生器的輸出時鐘CK3;第一脈沖發(fā)生器的型號可選用MCP1631。
[0035]實施例3
[0036]圖2，所述的上限電壓鉗制電路，分段式電流源II，其連接有第一電阻R2;穩(wěn)壓二極管Dl，其正端接地且負端連接第一電阻R2;三極管Q1，其基極連接第一電阻R2且集電極連接輸入接口的第一輸入端子;第一場效應管Q2，其漏極連接三極管Ql的發(fā)射極且源極接地；第二場效應管Q3，其漏極連接輸入接口的第二輸入端子且源極接地;第二電阻Rl，其一端連接有第一場效應管Q2的柵極和第二場效應管Q3的柵極且另一端接地。
[0037]實施例4
[0038]所述的分段式電流源，包括高五位電流源陣列，另設置依次連接的第一寄存器、第一譯碼器和第一鎖存器與高五位電流源陣列連接；中四位電流源陣列，另設置依次連接的第二寄存器、第二譯碼器和第二鎖存器與中四位電流源陣列連接;低五位電流源陣列，另設置依次連接的第三寄存器、延時電路和第三鎖存器與低五位電流源陣列連接;參考電壓源，它分別與高五位電流源陣列、中四位電流源陣列和低五位電流源陣列連接，參考電壓源為高五位電流源陣列、中四位電流源陣列和低五位電流源陣列提供基準電壓。
[0039]硬件出現(xiàn)未知的異變，技術的進步只是選用標準的參考。但是出于改劣發(fā)明，或者成本考量，僅僅從實用性的技術方案選擇。以上所述，僅為本發(fā)明的【具體實施方式】，但本發(fā)明的保護范圍并不局限于此，任何屬于本技術領域的技術人員在本發(fā)明揭露的技術范圍內，可輕易想到的變化或替換，都應涵蓋在本發(fā)明的保護范圍之內。
【主權項】
1.一種雙脈沖涌動環(huán)的高頻電性測試系統(tǒng)，其特征在于，包括 主電性測試電路，其中包括用于構成時鐘內環(huán)的現(xiàn)場編程門陣列器件、與現(xiàn)場編程門陣列器件連接的第一脈沖發(fā)生器和第二脈沖發(fā)生器，第二脈沖發(fā)生器的時鐘源為第一脈沖發(fā)生器輸出脈沖的恢復時鐘； 現(xiàn)場編程門陣列器件還設置有輸入接口和輸出接口 ； 電壓鉗制電路，分別與輸入接口和輸出接口連接； 低阻抗濾波電路，與主電性測試電路連接； 高阻抗濾波電路，與主電性測試電路連接； 輸出接口通過電性待測裝置連接輸入接口，構成時鐘外環(huán)； 所述的第一脈沖發(fā)生器，包括振蕩器反饋環(huán)路，PMOS陣列和NMOS陣列； 所述的振蕩器反饋環(huán)路，包括驅動可變反相器和偶數(shù)個反相器單元串聯(lián)形成的反相器鏈； 所述的驅動可變反相器，包括反相器單元； 所述的PMOS陣列，連接于工作電源與所述驅動可變反相器的反相器單元輸出端之間； 所述的NMOS陣列，連接于所述驅動可變反相器的反相器單元輸出端與地之間。2.根據(jù)權利要求1所述的一種雙脈沖涌動環(huán)的高頻電性測試系統(tǒng)，其特征在于，所述的第二脈沖發(fā)生器，包括構成鎖相環(huán)電路結構的相位檢測器，環(huán)路濾波器和壓控晶體振蕩器；相位檢測器接收時鐘外環(huán)的反饋時鐘;壓控晶體振蕩器連接有D觸發(fā)器。3.根據(jù)權利要求1所述的一種雙脈沖涌動環(huán)的高頻電性測試系統(tǒng)，其特征在于，所述的電壓鉗制電路，包括上限電壓鉗制電路和下限電壓鉗制電路。4.根據(jù)權利要求3所述的一種雙脈沖涌動環(huán)的高頻電性測試系統(tǒng)，其特征在于，所述的上限電壓鉗制電路，包括 分段式電流源，其連接有第一電阻； 穩(wěn)壓二極管，其正端接地且負端連接第一電阻； 三極管，其基極連接第一電阻且集電極連接輸入接口的第一輸入端子； 第一場效應管，其漏極連接三極管的發(fā)射極且源極接地； 第二場效應管，其漏極連接輸入接口的第二輸入端子且源極接地； 第二電阻，其一端連接有第一場效應管的柵極和第二場效應管的柵極且另一端接地。5.根據(jù)權利要求1所述的一種雙脈沖涌動環(huán)的高頻電性測試系統(tǒng)，其特征在于，所述的第一脈沖發(fā)生器，其中 所述驅動可變反相器還包括:PM0S晶體管形成的第一電流源和匪OS晶體管形成的第二電流源;所述反相器單元為CMOS反相器單元，包括第一 PMOS晶體管和第一匪OS晶體管，所述第一 PMOS晶體管和第一 NMOS晶體管的源極分別連接第一電流源和第二電流源，柵極連接在一起作為所述反相器單元的輸入端，漏極連接在一起作為所述反相器單元的輸出端。6.根據(jù)權利要求5所述的一種雙脈沖涌動環(huán)的高頻電性測試系統(tǒng)，其特征在于，所述的偶數(shù)個反相器單元串聯(lián)形成的反相器鏈中包括2個或4個或8個反相器單元，且各反相器單元的特征尺寸和驅動能力均相等。
【文檔編號】G01R31/00GK205665330SQ201620521656
【公開日】2016年10月26日
【申請日】2016年5月31日
【發(fā)明人】歐飛
【申請人】綿陽市致勤電子科技有限公司