專(zhuān)利名稱(chēng)：一種片上兩路電源自動(dòng)切換電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于兩路電源自動(dòng)切換電路，尤其涉及低功耗片上兩路電源自動(dòng)切換電路。
(2)主電源停止供電時(shí)，切換電路使輔電源為芯片內(nèi)需要繼續(xù)工作的電路供電，同時(shí)，輔電源應(yīng)與主電源及芯片內(nèi)在主電源停止工作后不需繼續(xù)供電的電路隔離，從而降低芯片功耗，延長(zhǎng)輔電源的累計(jì)供電時(shí)間。
(3)完成輔電源切換功能的模塊，其自身消耗的電流也須符合一定的技術(shù)指標(biāo)。
眾所周知，在采用P襯底CMOS工藝制造技術(shù)的芯片中，存在一些能完成單一方向?qū)щ姸捶较蚋綦x的電路技術(shù)，如雙二級(jí)管電路、主電源部分采用二級(jí)管而輔電源部分采用柵漏短接的NMOS晶體管電路及主電源部分采用二級(jí)管而輔電源部分采用柵漏短接的PMOS晶體管電路等技術(shù)，然而它們只能滿(mǎn)足(1)、(2)的要求，不能同時(shí)再滿(mǎn)足(3)的要求。
目前，這些電路技術(shù)仍存在一些不足，例如寄生三級(jí)管等寄生結(jié)構(gòu)的存在、主電源工作時(shí)與輔電源之間產(chǎn)生較大壓降、出現(xiàn)低阻通路等不良現(xiàn)象。
為解決上述技術(shù)問(wèn)題，本實(shí)用新型包括一個(gè)正級(jí)與主電源連接的二級(jí)管、一個(gè)漏極或源極任一端與輔電源連接的PMOS晶體管，PMOS晶體管柵極連接至主電源上，襯底與漏極或源極任一端相連，作為低功耗電路工作電源的輸入端。
作為對(duì)本實(shí)用新型的改進(jìn)，可以將PMOS晶體管的柵極連接到與主電源電壓滿(mǎn)足一特定函數(shù)關(guān)系的控制信號(hào)上。
本實(shí)用新型的有益效果是，摒棄了現(xiàn)有技術(shù)PMOS管柵極與自身漏極相連的電路，而是將柵極連接至主電源上，襯底與漏極相連，當(dāng)主電源工作時(shí)既不會(huì)出現(xiàn)主電源與輔電源之間的低阻通路，也不產(chǎn)生明顯的寄生電流，而當(dāng)主電源停止供電時(shí)，輔電源能高效工作，也不產(chǎn)生寄生現(xiàn)象，切換功能的模塊自身消耗電流減小。另外，由于電路結(jié)構(gòu)簡(jiǎn)單，也不會(huì)增加工藝的復(fù)雜性和工藝制造成本。
如

圖1所示，本實(shí)用新型包括一個(gè)正級(jí)與主電源連接的二級(jí)管、一個(gè)源級(jí)或漏極任一端與輔電源連接的PMOS晶體管。PMOS晶體管柵極連接至主電源上，襯底與漏極或源極任一端相連，作為低功耗電路工作電源的輸入端。
將PMOS管的襯底與漏端相連，可以避免主電源與輔電源之間出現(xiàn)低阻導(dǎo)通，即使在輔電源異常接地時(shí)，也不會(huì)產(chǎn)生問(wèn)題。而將柵極連接至主電源上，如圖2所示，當(dāng)主電源工作時(shí)，PMOS管的柵極電位對(duì)地電壓Vg＝Vdd(主電源電壓)，漏極源極電位分別為(Vdd-Vp_non)和Vaux，Vp_non為PN結(jié)的導(dǎo)通電壓，Vaux為輔電源電壓。因?yàn)镸OS管的源漏極可以互換，所以襯底電位可表示為Vdd-Vp_non。由于主電源電壓大于輔電源電壓，因而PMOS管柵極電位高于漏極、源極電位，這樣可以確保PMOS晶體管處于截止?fàn)顟B(tài)，使得輔電源不會(huì)由于PMOS管的導(dǎo)通而與工作電源相連。又由于主電源電壓Vdd大于輔電源電壓Vaux，所以當(dāng)輔電源電壓Vaux不小于襯底電壓Vdd-Vp_non時(shí)，必然有Vaux-(Vdd-Vp_non)小于Vp_non，這表示輔電源與襯底之間的電壓差達(dá)不到p-n結(jié)的正向?qū)妷篤p_non，因而輔電源不會(huì)通過(guò)襯底與工作電源連通。而當(dāng)輔電源電壓Vaux小于襯底電壓Vdd-Vp_non時(shí)，之間的p-n結(jié)處于反偏置狀態(tài)，輔電源也不會(huì)通過(guò)POMS管的襯底與工作電源相通。另外，雖然在PMOS管的工作電源一端和輔電源一端都存在著寄生的p-n-p結(jié)構(gòu)，但因?yàn)樵诠ぷ麟娫匆欢说募纳?jí)管e-b結(jié)的電壓差Veb＝0(因?yàn)楣に嚿螻阱應(yīng)與最高電源相連，所以圖中的N+也是N阱，相當(dāng)于三級(jí)管的基極，它與P+區(qū)短接，P+區(qū)相當(dāng)于發(fā)射極)，該寄生三級(jí)管不會(huì)工作在放大區(qū)，而在輔電源一端的寄生三級(jí)管e-b結(jié)的電壓差Veb＝Vaux-(Vdd-Vp_non)，小于Vp_non，則此寄生三級(jí)管也不會(huì)工作在放大區(qū)。
當(dāng)主電源停止供電時(shí)，即主電源電壓Vdd＝0V，PMOS管的柵極電位對(duì)地電壓Vg＝0V，源極電位為Vaux。通常為保證輔電源正常供電，Vaux應(yīng)大于MOS管開(kāi)啟電壓Vtp，所以PMOS管處于導(dǎo)通狀態(tài)，工作電源電壓(即PMOS管漏極電壓)Vop＝Vaux-Vds，Vds為襯偏電壓，即源極與襯底之間的電壓。因?yàn)樵谳o電源工作時(shí)電路的功耗很低，所以襯偏電壓Vds也很小，其影響可以忽略。同樣，雖然在PMOS晶體管的工作電源一端和輔電源一端都存在著寄生的p-n-p結(jié)構(gòu)，但因?yàn)镹阱與P+區(qū)短接，在工作電源一端的寄生三極管e-b結(jié)(發(fā)射極與基極)的電壓差Veb＝0，該寄生三極管不會(huì)工作在放大區(qū)，在輔電源一端的寄生三極管e-b結(jié)的電壓差Veb＝Vaux-Vop＝Vds＜Vp_non，所以該寄生三極管也不會(huì)工作在放大區(qū)，不產(chǎn)生明顯的寄生電流。
作為對(duì)本實(shí)用新型的改進(jìn)，如圖3所示，可以將PMOS管的柵極與一控制信號(hào)相連，而使這一控制信號(hào)與主電源滿(mǎn)足一定函數(shù)關(guān)系。
在圖1中，主電源正常供電時(shí)，因?yàn)榭刂菩盘?hào)與主電源連接，控制信號(hào)電壓等于主電源電壓，所以控制信號(hào)必須大于Vaux-Vtp和Vdd-VD電壓中最大的一個(gè)，Vtp為PMOS管開(kāi)啟電壓，VD為二極管電壓，Vaux-Vtp和Vdd-VD為工作電源電壓，這樣可以確保PMOS管處于截止?fàn)顟B(tài)，從而將輔電源與主電源隔離。
主電源停止供電時(shí)，控制信號(hào)應(yīng)小于Vaux-Vtp，使得PMOS管處于導(dǎo)通狀態(tài)，從而將工作電源連接到輔電源上。因?yàn)镻MOS的柵極電壓與其漏端電壓無(wú)關(guān)，所以沒(méi)有漏-源電壓降即源襯壓降Vds須大于PMOS管開(kāi)啟電壓Vtp的要求。在PMOS管的溝道電流Ids很小的時(shí)候(這是低功耗應(yīng)用所必須滿(mǎn)足的條件)，Vds很低，可以保證不會(huì)產(chǎn)生寄生效應(yīng)。
另外，在實(shí)際應(yīng)用中，由于主電源在開(kāi)啟或者關(guān)斷的最初階段都有一個(gè)爬坡/下坡過(guò)程，逐漸過(guò)渡到Vdd或0V，當(dāng)主電源電壓Vdd介于Vaux和(Vaux-Vtp)之間的任意值時(shí)，PMOS晶體管仍然處于截止?fàn)顟B(tài)，所以工作電源電壓仍然必須從主電源產(chǎn)生，Vop＝Vdd-VD，這會(huì)使Vop在某些時(shí)刻較低，當(dāng)Vop與Vaux之間的電壓差達(dá)到Vp_non時(shí)，PMOS晶體管的寄生三極管將進(jìn)入放大工作區(qū)，產(chǎn)生瞬間寄生電流。盡管電源爬坡時(shí)間所占比例非常小，不會(huì)消耗太多的電流，但為進(jìn)一步改進(jìn)方案和滿(mǎn)足以上基本要求，本實(shí)用新型采取了如圖5所示的控制電路，它包括一個(gè)NMOS管、分壓電阻R1、R2，主電源通過(guò)分壓電阻獲得分壓信號(hào)，并與NMOS晶體管的柵極相連，此時(shí)柵極電位為Vdd×R2/(R1+R2)，NMOS管的源、漏極分別接控制信號(hào)和主電源。以上控制電路滿(mǎn)足如圖4所示的控制信號(hào)電壓Vcon與主電源電壓Vdd的特定關(guān)系選取臨界值V0的下限為Vdd-VD和Vaux-Vtp中最大的一個(gè)，上限為Vaux+Vtp，當(dāng)主電源電壓Vdd小于V0時(shí)，控制信號(hào)電壓Vcon＝0V，而當(dāng)Vdd不小于V0時(shí)，Vcon＝Vdd，這是Vcon所能獲得的最高電壓。V0最好取Vaux到Vaux+Vtp之間的任何一值。R1與R2的阻值按下式選擇V0×R2/(R1+R2)大于等于Vt，以使控制電路中的NMOS管在主電源等于選定的V0值時(shí)導(dǎo)通，Vt是NMOS管的開(kāi)啟電壓。這樣即可避免電源爬坡和下坡時(shí)瞬間產(chǎn)生的寄生電流。
權(quán)利要求1.一種片上兩路電源自動(dòng)切換電路，包括一個(gè)正級(jí)與主電源連接的二級(jí)管、一個(gè)漏極或源極任一端與輔電源連接的PMOS晶體管，其特征在于PMOS晶體管的柵極連接至主電源上，襯底與漏極或源極任一端相連，并接入低功耗電路的工作電源。
2.如權(quán)利要求1所述的自動(dòng)切換電路，其特征在于PMOS晶體管的柵極可連接到與主電源有函數(shù)關(guān)系的控制信號(hào)上。
3.如權(quán)利要求2所述的自動(dòng)切換電路，其特征在于所述控制信號(hào)與主電源的關(guān)系為主電源電壓(Vdd)大于零時(shí)，控制信號(hào)電壓(Vcon)大于Vaux-Vtp和Vdd-VD中最大的電壓，主電源電壓(Vdd)等于零時(shí)，控制信號(hào)電壓(Vcon)小于Vaux-Vtp。
4.如權(quán)利要求2所述的自動(dòng)切換電路，其特征在于所述主電源電壓包括一臨界電壓(V0)，以使控制信號(hào)與主電源滿(mǎn)足以下關(guān)系當(dāng)主電源電壓(Vdd)小于臨界電壓(V0)時(shí)，控制信號(hào)電壓(Vcon)等于0V，而當(dāng)主電源電壓(Vdd)不小于臨界電壓(V0)時(shí)，控制信號(hào)電壓(Vcon)等于主電源電壓(Vdd)；臨界電壓(V0)的下限選取Vdd-VD和Vaux-Vtp中最大的一個(gè)電壓，上限等于Vaux+Vtp。
5.如權(quán)利要求4所述的自動(dòng)切換電路，其特征在于所述控制信號(hào)與主電源關(guān)系可由控制電路實(shí)現(xiàn)，該控制電路包括一個(gè)NMOS管、分壓電阻(R1、R2)，主電源通過(guò)分壓電阻將分壓信號(hào)與NMOS晶體管的柵極相連，NMOS管的源、漏極分別接控制信號(hào)和主電源。
6.如權(quán)利要求3所述的自動(dòng)切換電路，其特征在于所述R1、R2的取值使V0×R2/(R1+R2)不小于NMOS管的開(kāi)啟電壓。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了一種應(yīng)用于低功耗片上的兩路電源自動(dòng)切換電路，包括一個(gè)正級(jí)與主電源連接的二極管、一個(gè)漏極或源極任一端與輔電源連接的PMOS晶體管，其特征在于PMOS晶體管的柵極連接至主電源上，襯底與漏極或源極任一端相連，并接入低功耗電路的工作電源。本實(shí)用新型的有益效果是摒棄了現(xiàn)有技術(shù)PMOS管柵極與自身漏極相連的電路，而是將柵極連接至主電源上，襯底與漏極相連，當(dāng)主電源工作時(shí)既不會(huì)出現(xiàn)主電源與輔電源之間的低阻通路，也不產(chǎn)生明顯的寄生電流，而當(dāng)主電源停止供電時(shí)，輔電源能高效工作，也不產(chǎn)生寄生現(xiàn)象，切換功能的模塊自身消耗電流減小。另外，由于電路結(jié)構(gòu)簡(jiǎn)單，也不會(huì)增加工藝的復(fù)雜性和工藝制造成本。
文檔編號(hào)G05F1/46GK2596670SQ0228835
公開(kāi)日2003年12月31日 申請(qǐng)日期2002年12月17日 優(yōu)先權(quán)日2002年12月17日
發(fā)明者郎寧 申請(qǐng)人:上海貝嶺股份有限公司