專利名稱：用于給集成電路供電的方法和系統(tǒng),以及專門設(shè)計用在其中的集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于給集成電路供電的方法和系統(tǒng)，所述集成電路包括封裝件內(nèi)的芯片，所述芯片包括多個邏輯電路，每一個邏輯電路都具有將不會接收超出預定最大工作電壓的電源電壓的至少一個功率輸入端。
更確切地說，該發(fā)明涉及一種給集成電路供電的方法，包括下列步驟-測量提供給集成電路的電源電壓，以及-調(diào)節(jié)這個電源電壓以便保持被測電壓與基準電壓之間的差盡可能小。
本發(fā)明還涉及一種專門設(shè)計用在上述方法中的集成電路。
背景技術(shù)：
一種已知的用于設(shè)計更快速地執(zhí)行操作的更快速集成電路的解決方案是用更快速的邏輯電路來制造集成電路。然而，更快速的邏輯電路比標準的邏輯電路大。所以這種解決方案導致集成電路的尺寸增加。
另一種解決方案是升高集成電路的電源電壓。的確，電源電壓越高，集成電路越快。
然而，電源電壓將永不能超出標準的最大工作電壓，否則這一定會導致集成電路受損。
為了用盡可能接近于其標稱最大工作電壓的電壓來給集成電路供電，就要使用具有主動反饋的供電系統(tǒng)。
這類系統(tǒng)又名″遙感″電路。
根據(jù)有代表性的早先系統(tǒng)，主動反饋被電源用來補償因經(jīng)其向負載輸電的導體阻抗而引起的壓降，所述負載可以是集成電路。電源可以包括通過遙感傳送到負載的電壓來補償這種壓降的電路。典型地，將所感測的電壓與電源的電壓基準相比較。如果集成電路上的電壓不同于電壓基準，則電源要么向上要么向下調(diào)節(jié)它的輸出電源電壓直到所感測的電壓等于電壓基準為止。
實際上，集成電路廠商所規(guī)定的集成電路的標稱最高工作電壓通常比集成電路的實際最高工作電壓要低一個工作容限電壓，最大工作電壓是這樣的電壓電平，即超過它，集成電路的晶體管或邏輯將會受損。為了更好地確保集成電路在不同的工作條件下連續(xù)工作，集成電路廠商通過考慮集成電路芯片內(nèi)的理論上的最小壓降和帶有芯片的電接口上的理論上的最小壓降來選擇工作容限電壓。此外，選擇工作容限電壓的數(shù)值以解決測試設(shè)備的不精確性，該測試設(shè)備測量集成電路以此繼續(xù)工作的最大電壓。
集成電路的芯片中的壓降往往稱為″芯片內(nèi)損耗″并且包括由于通過其制造芯片的半導體材料的固有阻抗而造成的壓降。芯片內(nèi)損耗可能對于根據(jù)相同集成電路設(shè)計制造的每個半導體芯片而有所不同。事實上，特定半導體芯片的實際芯片內(nèi)損耗可能遠遠超出考慮到工作容限電壓時的芯片內(nèi)損耗的最佳情況，這意味著如果實際芯片內(nèi)損耗已知，則提供給這種半導體芯片地電壓可能增至高于標稱最高工作電壓。
帶有集成電路芯片的電接口上的壓降往往稱為″封裝件損耗″并且包括因接合線的阻抗、封裝件引線的阻抗、接合線與半導體芯片之間的接口、接合線與封裝件引線之間的接口和封裝件與印刷電路板的引線之間的接口而造成的壓降。像芯片內(nèi)損耗一樣，特定半導體芯片的實際封裝件損耗可能比考慮到工作容限電壓時的最佳情況封裝件損耗更差，這意味著如果實際封裝件損耗已知，則提供給這種半導體芯片的電壓可能增至超過標稱最高工作電壓。
因此，利用遙感及其它已知方法的方法不是最佳的。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是，提供一種用于以非常接近于其實際最大工作電壓的電壓來給每個集成電路供電的方法。
鑒于上述及其它目的，本發(fā)明提供了一種方法，其中在測量步驟期間在至少一個邏輯電路的電源輸入端直接在芯片內(nèi)測量的電源電壓，并且其中所述方法包括下列步驟設(shè)置基準電壓以便提供給芯片的至少一個邏輯電路的電源輸入端的電壓等于這個邏輯電路的預定最大工作電壓。
在上述方法中，用于調(diào)節(jié)提供給集成電路的電源電壓的電壓是直接在集成電路的芯片內(nèi)測量的，因此至少避免了封裝件損耗。由此，自動向上調(diào)節(jié)提供給集成電路的穩(wěn)定電壓以便補償實際的封裝件損耗。
因此，根據(jù)上述方法提供給集成電路的電壓高于根據(jù)已知方法提供的電壓，并且集成電路將以比先前更高的速度工作。
權(quán)利要求2-3中限定的特征具有下列優(yōu)點所述方法還補償芯片內(nèi)損耗。
權(quán)利要求4中限定的特征具有下列優(yōu)點所述方法可以與現(xiàn)有的集成電路一起使用。
所請求保護的發(fā)明的其它特征在從屬權(quán)利要求中列舉了。
本發(fā)明還涉及一種用于利用上述方法來給集成電路供電的系統(tǒng)。
本發(fā)明還涉及一種集成電路，其被專門設(shè)計成利用上述方法來供電并且在第一邏輯電路的功率輸入端上具有感測點，在電壓升高超過這個邏輯電路的預定最大工作電壓的情況下，所述感測點將被毀壞。


圖1是集成電路的橫剖面，圖2是根據(jù)本發(fā)明的遙感的系統(tǒng)的示意圖，和圖3是根據(jù)本發(fā)明給集成電路供電的方法的流程圖。
具體實施例方式
圖1示出了集成電路2的橫剖面。這個集成電路可以是微處理器、存儲電路等等。
集成電路2包括封裝件6內(nèi)的半導體芯片4。
半導體芯片4經(jīng)由焊線10而連接于封裝件引線8。每條焊線都在一端上連接于一個封裝件引線8，而在另一端上連接于焊盤12。
在此，焊盤12用來經(jīng)由封裝件引線8接收由電源所提供的電壓。
芯片4包括大量的邏輯電路。每個邏輯電路都具有正的功率輸入端，其經(jīng)由導線軌道而連接于焊盤12以便被供以正電壓。
在下文中，術(shù)語″邏輯電路″將理解為指代任何邏輯器件或電路，當以晶體管級實現(xiàn)時，其至少包括正的功率輸入端。這類邏輯電路例如可以是諸如或門、與門、或非門、與非門等等之類的邏輯門，或者N溝道或P溝道晶體管。
為了使圖1簡明，僅僅示出了分別經(jīng)由導線軌道20和22(圖2)而連接于焊盤12的兩個邏輯電路16和18。
圖2示出了包括帶有調(diào)節(jié)電路33的電源32的遙感系統(tǒng)30，其連接于集成電路2。給早已參照圖1描述的集成電路2的元件加上相同的參考標記。
電源32包括VCC輸出管腳34，其經(jīng)由電源線36提供電源電壓VCC到引線8。
電源32還包括VSS輸出管腳，經(jīng)由地線42向集成電路2的封裝件引線40提供系統(tǒng)接地電壓VSS。封裝件引線40經(jīng)由一個焊線而連接于焊盤44，每個邏輯電路的接地輸入電壓都連接于該焊盤。
電源32還包括感測輸入管腳50和Vref輸入管腳52。
輸入管腳50經(jīng)由輸入線56而連接于集成電路2的感測封裝件引線54。
感測引線54經(jīng)由焊線60而連接于芯片4的焊盤58。焊盤58經(jīng)由導線軌道62而連接于感測點61。感測點61是在邏輯電路功率輸入端處設(shè)置在芯片4內(nèi)部的，所述邏輯電路在電源電壓升高的情況下將會第一個受損。這將參照圖3來更詳細地解釋。
輸入管腳50的輸入阻抗是非常高的，所以從讀出線56到感測管腳50的導電路徑好象是開路，并且?guī)缀鯖]有電流經(jīng)過感測線56。因此，幾乎沒有因焊線60和軌道62的阻抗而造成的芯片內(nèi)或封裝件損耗。
管腳52連接于恒定的基準電壓Vref?；鶞孰妷篤ref被設(shè)置成等于邏輯電路16的預定最大工作電壓。在芯片4的設(shè)計過程期間由廠商來確定邏輯電路的預定最大工作電壓。典型地，邏輯電路的預定最大工作電壓高于集成電路2的標稱最大工作電壓，這是因為在它的確定過程中沒有考慮到芯片內(nèi)損耗和封裝件損耗。
現(xiàn)在將參照圖3來描述設(shè)計遙感系統(tǒng)30的方式以及工作，在特殊情況下，芯片4的所有邏輯電路具有等于1.2V的相同預定最大工作電壓。
在集成電路2的設(shè)計期間，在步驟80中，從每個邏輯電路的電源輸入端到焊盤12布設(shè)導線軌道。這些軌道的阻抗不相同。實際上，例如軌道22的阻抗將高于軌道20的阻抗，因為軌道22比軌道20長。因此，邏輯電路16的電源輸入端上的電壓V1將高于邏輯電路18的電源輸入端上的電壓V2。因此，在與最低芯片內(nèi)損耗相關(guān)聯(lián)的邏輯電路的電源輸入端上，將感測點61設(shè)置在芯片內(nèi)。換句話說，這在此對應(yīng)于邏輯電路的電源輸入端，所述邏輯電路被設(shè)計成具有最高的電源電壓。典型地，最短的供電軌道是將接近于芯片4的外圍的邏輯電路連接到焊盤12上的軌道。
在此，在操作步驟82中，例如將感測點61設(shè)置在邏輯電路16的電源輸入端上。
然后，在操作步驟84中，在感測點61和感測焊盤58之間布設(shè)導線軌道62，并且在操作步驟86中，感測焊盤58經(jīng)由接合線60而連接于感測引線54。
在用于裝配遙感系統(tǒng)30的步驟88中，在操作步驟90中，感測引線54連接于輸入管腳50。
然后，在操作步驟92中，將調(diào)節(jié)電路33的電壓基準Vref的數(shù)值設(shè)置為等于邏輯電路16的預定最大工作電壓。
一旦已經(jīng)裝配裝配系統(tǒng)30，它就按如下進行工作。
在上電時，提供給引線8的電壓VCC低，并且低于集成電路2的每一個邏輯電路的預定最大工作電壓。
繼而，在步驟96中，調(diào)節(jié)電路33將電壓VCC調(diào)節(jié)成等于基準電壓Vref。
更確切地說，在操作步驟98中，調(diào)節(jié)電路在感測點61上測量電壓V1的數(shù)值。
繼而，在操作步驟100中，將被測電壓值與基準電壓Vref的值相比較。
如果被測電壓V1低于基準電壓Vref，那么在步驟102中升高電壓VCC。
否則，在操作步驟104中，調(diào)節(jié)電路33保持或降低電壓VCC。
在操作步驟102或104之后，調(diào)節(jié)電路33返回到操作步驟98以便連續(xù)調(diào)節(jié)提供給集成電路2的電壓VCC。
由于系統(tǒng)30中的集成電路2是按邏輯電路16的預定最大工作電壓被上電的，因而所有邏輯電路都以最大可能速度進行工作，并且集成電路2比已知的方法更快地工作。
作為可選方案，可以用US 5,672,997中所描述的集成電路來替換集成電路2。這篇文獻中所公開的集成電路給出了連接于芯片內(nèi)的感測點的感測引線以便測量集成電路芯片內(nèi)的最低電源電壓。
如果使用這類集成電路，則就用兩個操作步驟來替換圖3中的操作步驟92。第一個是在感測點與邏輯電路的電源輸入端之間建立因芯片內(nèi)損耗而造成的壓降數(shù)值，所述邏輯電路在電源電壓升高的情況下將會第一個受損。例如，如果感測點是設(shè)置在邏輯電路18的電源輸入端上的，并且將受損的第一邏輯電路是邏輯電路16，則確定電壓V2與V1之間的壓降。在此，這個壓降假設(shè)等于0.1V。
第二個操作步驟是將基準電壓Vref的數(shù)值設(shè)置成等于邏輯電路16的預定最大工作電壓減去先前確定的壓降。因此，根據(jù)這個可選實施例，將電壓Vref的數(shù)值設(shè)置為1.1V。
這個可選實施例具有下列優(yōu)點它把相同的感測引線用作為最終用來最小化此類集成電路的電源的一條引線。然而，電壓V2與V1之間的壓降不能以非常高精確度而建立。所以，任何利用這類集成電路實現(xiàn)的增速不如利用該主要實施例的集成電路2實現(xiàn)的增速。
取決于調(diào)節(jié)步驟96的精確度，可以將基準電壓Vref的數(shù)值設(shè)置成等于比邏輯電路16的預定最大工作電壓低工作容限電壓的數(shù)值以便于始終保持在設(shè)計集成電路設(shè)計期間所建立的這個預定最大工作電壓之下。
權(quán)利要求
1.一種給集成電路供電的方法，所述集成電路包括封裝件(6)內(nèi)的芯片(4)，所述芯片包括多個邏輯電路(16，18)，每一個邏輯電路都具有不會接收超出預定最大工作電壓的電源電壓的至少一個電源輸入端，所述方法包括下列步驟-測量(在步驟98中)提供給集成電路的電源電壓，以及-調(diào)節(jié)(在步驟96中)這個電源電壓以便保持被測電壓與基準電壓之間的差盡可能小，-其中在測量步驟期間，電源電壓是在至少一個邏輯電路的電源輸入端上直接在芯片內(nèi)測量的，并且-其中所述方法包括下列步驟設(shè)置(在步驟92中)基準電壓以便提供給芯片的至少一個邏輯電路的電源輸入端的電壓等于這個邏輯電路的預定最大工作電壓。
2.根據(jù)權(quán)利要求1所述的方法，其中在測量步驟(在步驟98中)期間，電源電壓是在邏輯電路的電源輸入端上直接在芯片內(nèi)測量的，所述邏輯電路在電源電壓在集成電路的至少一條電源輸入端引線上升高的情況下將會第一個受損。
3.根據(jù)權(quán)利要求2所述的方法，其中在測量(在步驟98中)期間，電源電壓是在邏輯電路的電源輸入端上直接在芯片內(nèi)測量的，所述邏輯電路被提供了可用在芯片內(nèi)的最高電源電壓。
4.根據(jù)權(quán)利要求1所述的方法，其中在測量步驟(在步驟98中)期間，電源電壓是在第一邏輯電路的電源輸入端上直接在芯片內(nèi)測量的，并且其中在設(shè)置步驟期間，將所述基準電壓設(shè)置成第二邏輯電路的預定最大工作電壓的數(shù)值減去表示第一與第二邏輯電路的電源輸入端之間壓降的容限電壓，所述第二邏輯電路在電源電壓在集成電路的至少一條電源輸入端引線上升高的情況下將會第一個受損。
5.一種供電系統(tǒng)，包括-包括封裝件(6)內(nèi)的芯片(4)的集成電路(2)，所述芯片包括多個邏輯電路(16，18)，每個邏輯電路都具有不會接收超出預定最大工作電壓的電源電壓的至少一個電源輸入端，并且所述封裝件包括至少一個電源輸入端引線(8)，-向所述至少一個電源輸入端引線(8)提供電源電壓的電源(32)，所述電源能夠根據(jù)基準電壓與在感測點(61)上測量的電壓之間的差來調(diào)節(jié)所提供的電源電壓，-其中所述感測點(61)是在一個邏輯電路(16)的電源輸入端上被設(shè)置在集成電路的芯片(4)內(nèi)的，并且-其中設(shè)置基準電壓以便向至少一個邏輯電路的電源輸入端提供等于這個邏輯電路的預定最大工作電壓的電壓。
6.根據(jù)權(quán)利要求5所述的系統(tǒng)，其中所述感測點(61)是設(shè)置在邏輯電路的電源輸入端上的，所述邏輯電路在電源電壓在所述至少一個電源輸入端引線(8)上升高的情況下將會第一個受損。
7.一種集成電路，包括封裝件(6)內(nèi)的芯片(4)，所述芯片包括多個邏輯電路(16，18)，每個邏輯電路都具有不會接收超出預定最大工作電壓的電源電壓的至少一個電源輸入端，所述封裝件具有連接于外部電路板的多個引線(8，5，40，54)，這些引線的其中一條(54)是用來在芯片內(nèi)直接在感測點(61)上測量電壓的感測引線，而另一條引線是電源輸入端引線(8)，其中所述感測點(61)是設(shè)置在邏輯電路(16)的電源輸入端上的，所述邏輯電路在電源電壓在電源輸入端引線(8)上升高的情況下將會第一個受損。
全文摘要
該方法用于給集成電路供電，所述集成電路包括封裝件內(nèi)的芯片，所述芯片包括多個邏輯電路，每一個邏輯電路都具有不會接收超出預定最大工作電壓的電源電壓的至少一個功率輸入端。所述方法包括下列步驟在至少一個邏輯電路的功率輸入端測量(在步驟98中)直接在芯片內(nèi)提供給集成電路的電源電壓，以及調(diào)節(jié)(在步驟96中)這個電源電壓，以便提供給芯片的至少一個邏輯電路的功率輸入端的電壓等于這個邏輯電路的預定最大工作電壓。
文檔編號G05F1/46GK1871574SQ200480031133
公開日2006年11月29日 申請日期2004年10月18日 優(yōu)先權(quán)日2003年10月22日
發(fā)明者E·阿利 申請人:皇家飛利浦電子股份有限公司