專利名稱：控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明從一種按照獨立權(quán)利要求的前序部分的控制器出發(fā)。
背景技術(shù)：
從DE 101 23 839 A1中公開了，在控制器中在處理器和至少一個其它的尤其是ASIC的電路之間設(shè)置在此通過SPI(串行外圍接口)的被定時的數(shù)據(jù)傳輸。該處理器向ASIC輸出時鐘。該處理器從系統(tǒng)振蕩器、例如皮爾斯(Pierce)振蕩器的振蕩導(dǎo)出該時鐘。

發(fā)明內(nèi)容
與此相反，具有獨立權(quán)利要求的特征的本發(fā)明控制器具有以下優(yōu)點，即現(xiàn)在該控制器中的處理器、優(yōu)選地微控制器借助至少兩個時鐘輸出端的輸出信號來監(jiān)控時鐘。該監(jiān)控可以以硬件方式和/或以軟件方式來實現(xiàn)。根據(jù)該監(jiān)控生成監(jiān)控信號，該監(jiān)控信號可被用于寫故障存儲器和/或例如借助報警燈發(fā)出警報。但是也可以在汽車中的顯示器上輸出相應(yīng)的故障。甚至可以將該監(jiān)控信號用于傳輸至遠程維護系統(tǒng)的無線電傳輸，使得將故障通知給遠程維護系統(tǒng)，并且該遠程維護系統(tǒng)可以通知司機，以便可以執(zhí)行相應(yīng)的維修?？梢詫⒍嘤趦蓚€的時鐘輸出端并因此將相應(yīng)的輸出信號用于時鐘的監(jiān)控。因此獲得面對時鐘信號故障的高的安全性，這些故障可能誘發(fā)氣囊控制器的誤操作。
通過在從屬權(quán)利要求中所列舉的措施和改進方案，可以有利地改善獨立權(quán)利要求中所說明的控制器。
特別有利的是，時鐘輸出端是如此布線的，使得控制器根據(jù)來自時鐘輸出端的輸出信號生成監(jiān)控信號。優(yōu)選地如此來設(shè)計該布線，使得輸出端通向異或模塊，以致當一個時鐘輸出端就它的輸出信號而言不再與另一個時鐘輸出端一致時，出現(xiàn)異或模塊的輸出信號，并且因此顯示故障。這是一種用于故障顯示的特別簡單而可靠的硬件電路。
此外有利的是，將時鐘輸出端引回到處理器的輸入端上，使得處理器自己可以監(jiān)控時鐘輸出端的輸出信號。例如它可以如此來執(zhí)行有關(guān)幅度的監(jiān)控，并且也可以以軟件技術(shù)來模擬異或功能。對輸出信號的分開的監(jiān)控能夠?qū)崿F(xiàn)，在相應(yīng)冗余地設(shè)計系統(tǒng)時鐘的情況下，即使當輸出信號不再符合要求時，控制器也可以繼續(xù)工作。
在此也即規(guī)定，兩個時鐘輸出端的至少兩個輸出信號共同生成用于其它電路的時鐘。這最簡單地通過兩個時鐘輸出信號的“或”運算來實現(xiàn)。優(yōu)選地可以通過以下方式來實現(xiàn)該“或”運算，即分別將一個二極管以正向連接到兩個時鐘輸出端上。然后在另一側(cè)將這些二極管互相連接，使得進行“或”運算。于是可以通過阻抗變換器和/或放大器來繼續(xù)處理如此生成的時鐘信號，其中阻抗變換器被設(shè)置用于使時鐘信號的負載最小化，并且放大器被設(shè)置用于相應(yīng)地放大時鐘信號。
此外有利的是，將兩個時鐘輸出端也如兩個輸入端那樣分別分配給另外的端口群，其中這兩個輸入端被設(shè)置用于監(jiān)控時鐘輸出端的輸出信號。不同端口群的這種分離意味著芯片上的電路群的放大的間距，使得在一個輸出端或輸入端的硬件損壞時不隨之影響另一個輸出端或輸入端。這提高系統(tǒng)的安全性。


在附圖中示出并在以下的說明中更詳細地闡述本發(fā)明的實施例。
圖1展示本發(fā)明控制器的框圖。
具體實施例方式
尤其是用于控制諸如氣囊、安全帶束緊器或滾動架(Ueberrollbuegel)的人員保護裝置的控制器必須具有高的可靠性，使得避免內(nèi)部的誤操作導(dǎo)致對于汽車乘客來說不受歡迎的情況。為了在控制器中的微控制器和控制器中的所連接的模塊之間進行數(shù)據(jù)傳輸，SPI(串行外圍接口)常常使用諸如點火電路控制器的所謂的ASIC或傳感器或接口模塊。在此，將線路MOSI(主輸出從輸入)用于微控制器向所連接的模塊傳輸數(shù)據(jù)，而將另一線路MISO(主輸入從輸出)用于以下目的，即所連接的ASIC可以將數(shù)據(jù)傳輸?shù)轿⒖刂破魃?。在此涉及分開的線路。還存在諸如芯片選擇之類的串行外圍接口的其它線路和時鐘線路。在此情況下真正涉及分開的硬件線路。μC控制器通過時鐘線路給所連接的ASIC供應(yīng)時鐘，使得發(fā)生同步的數(shù)據(jù)傳輸?，F(xiàn)在清楚的是，在時鐘信號出現(xiàn)故障的情況下，可能導(dǎo)致控制器的功能方面的故障。
所以根據(jù)本發(fā)明，借助也可以是另一個處理器的微控制器的兩個時鐘輸出端的輸出信號來監(jiān)控時鐘信號?？梢砸杂布绞交蛞攒浖绞絹韴?zhí)行該監(jiān)控。例如異或模塊的使用適合于作為硬件方式的實現(xiàn)，而在以軟件方式監(jiān)控的情況下微控制器自身又得以采用，在該微控制器中時鐘輸出端的輸出信號又被引回到微控制器的輸入端上。軟件方式的實現(xiàn)具有以下優(yōu)點，即可以分開監(jiān)控各個輸出信號。附加地，在采用兩個時鐘輸出端的情況下，在生成時鐘時可以通過以下方式獲得更高的冗余度，即優(yōu)選地使提供時鐘信號的輸出端互相進行“或”運算。
圖1展示了本發(fā)明控制器的框圖。框圖僅集中于本發(fā)明的主要元件，使得為了簡單起見而沒有示出也位于控制器中的另外的組件。微控制器μC通過數(shù)據(jù)輸出端MOSI與位于控制器中的ASIC 1、2和n相連接。線路MOS I被用于從μC到ASIC 1、2和n的數(shù)據(jù)傳輸。微控制器μC同樣通過數(shù)據(jù)輸入端與ASIC1、2和n相連接，其中但是這里線路MISO被用于ASIC到微處理器的數(shù)據(jù)傳輸?？梢詼什⑿械剡M行微控制器和ASIC 1、2和n之間的數(shù)據(jù)傳輸。通過另外的輸出端10和11輸出微控制器μC的時鐘信號，其中微控制器μC通過對振蕩器信號進行分頻而生成了這些時鐘信號。作為振蕩器，這里例如可以考慮皮爾斯振蕩器，該皮爾斯振蕩器容易起振并且提供穩(wěn)定的時鐘信號。時鐘輸出端10和11分別通向二極管D1和D2，這些二極管D1和D2本身也匯聚地通向放大器V的輸入端。放大器V于是提供時鐘SCKr。該時鐘然后到達模塊ASIC 1、ASIC 2和ASIC n。于是，微控制器μC和ASIC 1、2至n因此在其處理方面并行地進行。
但是也將時鐘輸出端10和11的輸出信號分別引回到異或模塊的輸入端上。當兩個輸入信號不同時，異或模塊在它的輸出端上展示信號。即只有在0和1、或1和0時，該異或模塊才提供1，否則提供0。根據(jù)異或模塊12的該輸出信號來控制報警燈驅(qū)動器15，該報警燈驅(qū)動器15在故障情況下、也即當兩個時鐘信號不同時控制報警燈，以便顯示故障。
替代地或附加地，微控制器μC可以自己監(jiān)控時鐘輸出端10和11的輸出信號。為此，將輸出信號分別引回到兩個輸入端13和14上。微控制器μC于是可以以軟件方式來監(jiān)控輸出信號。它可以例如通過以下方式來做此事，即它以軟件技術(shù)模擬異或功能，并且它分開地根據(jù)幅度來監(jiān)控輸出信號。微控制器μC于是據(jù)此生成用于控制例如報警燈驅(qū)動器的監(jiān)控信號。但是也可以在汽車中的顯示器上顯示警報。應(yīng)將輸入端3和4分配給不同的端口群。這里將端口群理解為相鄰的輸入端或輸出端。為了時鐘輸出端10和11在地理上是不相鄰的，它們也應(yīng)屬于不同的端口群，以便在出現(xiàn)硬件故障的情況下避免兩個時鐘輸出端的失效。
在微控制器μC和各個ASIC之間也可以分別采用點對點連接來代替為總線通信的SPI通信。但是也可以實現(xiàn)代替SPI連接的另外的總線連接。
權(quán)利要求
1.在處理器(μC)和至少一個另外的電路(ASIC 1，2，n)之間具有被定時的數(shù)據(jù)傳輸?shù)目刂破?，其中所述處理?μC)輸出時鐘(SCKr)，其特征在于，如此來配置所述處理器(μC)，使得所述處理器(μC)借助至少兩個時鐘輸出端(10，11)的輸出信號來監(jiān)控所述時鐘(SCKr)。
2.按權(quán)利要求1的控制器，其特征在于，所述至少兩個時鐘輸出端(10，11)如此來布線，使得所述控制器根據(jù)所述輸出信號生成監(jiān)控信號。
3.按權(quán)利要求2的控制器，其特征在于，設(shè)有異或模塊(12)，所述輸出信號被分別輸送給該異或模塊，其中根據(jù)所述異或模塊(12)的信號生成所述監(jiān)控信號。
4.按權(quán)利要求1的控制器，其特征在于，所述至少兩個時鐘輸出端(10，11)如此來布線，使得將所述輸出信號分別引回到所述處理器(μC)的第一和第二輸入端(13，14)上，使得所述處理器(μC)監(jiān)控所述輸出信號并且根據(jù)所述輸出信號生成所述監(jiān)控信號。
5.按權(quán)利要求1的控制器，其特征在于，所述至少兩個時鐘輸出端(10，11)如此來布線，使得根據(jù)所述輸出信號生成所述時鐘(SCKr)。
6.按權(quán)利要求5的控制器，其特征在于，規(guī)定所述至少兩個時鐘輸出端(10，11)互相進行“或”運算，以便形成所述時鐘。
7.按權(quán)利要求6的控制器，其特征在于，為了所述至少兩個時鐘輸出端(10，11)進行“或”運算，分別設(shè)有二極管(D1，D2)或“或”門。
8.按權(quán)利要求6或7的控制器，其特征在于，所述時鐘(SCKr)被輸送給阻抗變換器和/或放大器(V)。
9.按以上權(quán)利要求之一的控制器，其特征在于，所述時鐘輸出端(10，11)被分配給不同的端口群。
10.按權(quán)利要求4至9之一的控制器，其特征在于，所述第一和第二輸入端(13，14)被分配給不同的端口群。
全文摘要
提出一種在處理器(μC)和至少一個另外的電路(ASIC 1，2，n)之間具有被定時的數(shù)據(jù)傳輸?shù)目刂破?，其中該處理?μC)自己輸出時鐘(SCKr)。該處理器(μC)借助至少兩個時鐘輸出端(10，11)的輸出信號來監(jiān)控該時鐘(SCKr)。
文檔編號G05B9/02GK1867899SQ200480030015
公開日2006年11月22日 申請日期2004年7月22日 優(yōu)先權(quán)日2003年10月13日
發(fā)明者B·馬特斯, S·馬利基 申請人:羅伯特·博世有限公司