專利名稱：恒壓電路及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及一種恒壓電路及其控制方法，其中當(dāng)由于電路的負(fù)載變化而引起輸出電壓突然降低時(shí)，響應(yīng)速度能夠快并且抑制了電路輸出電壓的過沖和電路振蕩。
背景技術(shù)：
通常，恒壓電路中的誤差放大器提供執(zhí)行相位補(bǔ)償?shù)念l率補(bǔ)償電路，以避免如電路振蕩等的不穩(wěn)定工作。
圖3為恒壓電路的電路示意圖。
在圖3示出的恒壓電路100中，誤差放大器AMPa包括形成差動(dòng)對(duì)的NMOS晶體管M103和M104，形成電流鏡像電路并成為差動(dòng)對(duì)負(fù)載的PMOS晶體管M105和M106，以及作為恒流源為差動(dòng)對(duì)提供偏置電流的NMOS晶體管M102。進(jìn)一步，誤差放大器AMPa還包括由PMOS晶體管M107和NMOS晶體管M108形成的輸出電路部分和由電阻R103和電容器C101形成的頻率補(bǔ)償電路。
在誤差放大器AMPa中，由電阻R101和電阻R102對(duì)輸出電壓Vout進(jìn)行分壓，使得分壓后的電壓VFBa輸入到作為同相輸入端的NMOS晶體管M104的柵極。由參考電壓產(chǎn)生電路101產(chǎn)生的預(yù)定參考電壓Vs輸入到作為反相輸入端的NMOS晶體管M103的柵極。誤差放大器AMPa控制輸出電壓控制晶體管M101的工作并由此使得分壓后的電壓VFBa變?yōu)閰⒖茧妷篤s，誤差放大器AMPa還控制從輸出電壓控制晶體管M101輸出到負(fù)載的電流。
通常，將恒壓電路100中的誤差放大器AMPa設(shè)計(jì)成具有極好的直流特性。因此，將直流增益設(shè)計(jì)成盡可能地大；因而，將提供到差動(dòng)對(duì)的偏置電流設(shè)置為很小。因此，需要花費(fèi)時(shí)間對(duì)用于頻率補(bǔ)償?shù)碾娙萜鰿101和輸出電壓控制晶體管M101的輸入電容進(jìn)行充電/放電。因此，對(duì)輸入電壓Vin的突變和負(fù)載電流的突變的響應(yīng)速度變慢。
為了解決上述問題，公開了一種快速補(bǔ)償由于負(fù)載電流的突然增加而引起的輸出電壓降低的方法。在此方法中，利用耦合電容器僅檢測(cè)到輸出電壓變化的交流分量，通過輔助晶體管從電源電壓提供電流給負(fù)載，此輔助晶體管是分立于輸出晶體管的。從而，就能夠補(bǔ)償輸出電壓的降低。例如，在專利文件1和2中公開了所述方法。
日本已公開專利申請(qǐng)No.2000-47740。
日本已公開專利申請(qǐng)No.2000-242344。
然而，在上述方法中，由于在檢測(cè)輸出電壓變化的速度上的局限，由負(fù)載變化引起的輸出電壓的降低不能得到充分地抑制。

發(fā)明內(nèi)容
在本發(fā)明的優(yōu)選實(shí)施例中，提供了一種恒壓電路及其控制方法，其對(duì)輸入電壓的突變或負(fù)載電流的突變的響應(yīng)速度可是非常快的。
本發(fā)明的特征和優(yōu)點(diǎn)將在下面的說明中闡明，并且部分地將從說明和附圖中表現(xiàn)出來，或者通過根據(jù)說明書中提供論述的發(fā)明實(shí)施可以部分學(xué)習(xí)到。通過恒壓電路及其控制方法能夠?qū)崿F(xiàn)和得到本發(fā)明的特征和優(yōu)點(diǎn)，特別需要指出的是在說明書中以如此全面、清楚、簡(jiǎn)明和準(zhǔn)確的語言來描述使得本領(lǐng)域普通技術(shù)人員能夠?qū)崿F(xiàn)本發(fā)明。
為了實(shí)現(xiàn)這些和其它優(yōu)點(diǎn)之一或更多，根據(jù)本發(fā)明的一個(gè)方面，提供了一種恒壓電路，該恒壓電路將輸入到輸入端的輸入電壓轉(zhuǎn)換為預(yù)定恒定電壓并從輸出端輸出該預(yù)定恒定電壓。該恒壓電路包括輸出電壓控制晶體管，用于相應(yīng)輸入控制信號(hào)而輸出電流到輸出端，以及控制電路部分，該控制電路部分分檢測(cè)輸出端的電壓并且控制輸出電壓控制晶體管的工作，這樣使得檢測(cè)到的電壓變?yōu)轭A(yù)定電壓?？刂齐娐凡糠址糯髲妮敵龆溯敵龅碾妷旱淖兓?，并且當(dāng)通過放大該變化獲得的信號(hào)電壓以比預(yù)定速度更快的速度突然降低時(shí)，使輸出電壓控制晶體管在預(yù)定時(shí)期內(nèi)增加輸出電流。
具體地說，控制電路部分包括產(chǎn)生預(yù)定參考電壓并輸出該預(yù)定參考電壓的參考電壓產(chǎn)生電路部分；檢測(cè)從輸出端輸出的電壓并產(chǎn)生與檢測(cè)到的電壓成比例的電壓并且輸出所產(chǎn)生的成比例電壓的輸出電壓檢測(cè)電路部分；控制輸出電壓控制晶體管的工作使得所述成比例電壓變?yōu)閰⒖茧妷旱牡谝豢刂齐娐凡糠?；放大從輸出端輸出的電壓的變化并輸出放大后的變化的放大器電路部分；以及?dāng)從放大器電路部分輸出信號(hào)的電壓以比預(yù)定速度更快的速度突然降低的時(shí)候，使輸出電壓控制晶體管在預(yù)定時(shí)期內(nèi)增加輸出電流的第二控制電路部分；并且第二控制電路部分對(duì)從輸出端輸出的電壓的變化的響應(yīng)速度比第一控制電路部分的響應(yīng)速度更快。
此外，放大器電路部分檢測(cè)從輸出端輸出的電壓的變化的交流分量，放大檢測(cè)到的交流分量，并且輸出放大后的分量。
此外，放大器電路部分包括第一差動(dòng)放大器電路，其中向該第一差動(dòng)放大器電路的第一輸入端輸入預(yù)定的第一偏置電壓并且該第一差動(dòng)放大器電路輸出信號(hào)到第二控制電路部分，使得第二輸入端的電壓變?yōu)轭A(yù)定第一偏置電壓；連接在第一差動(dòng)放大器電路的第二輸入端和輸出端之間的第一電容器；以及連接在第一差動(dòng)放大器電路的第一和第二輸入端之間的第一電阻。
此外，第一差動(dòng)放大器電路包括形成差動(dòng)對(duì)的晶體管并且設(shè)定該晶體管中的至少一個(gè)的偏移值，使得當(dāng)輸出端的電壓的變化為預(yù)定值或者更小時(shí)，流到一個(gè)晶體管中的電流變得比流到另外一個(gè)晶體管的電流小。
此外，對(duì)第一差動(dòng)放大器電路中的晶體管的偏移值進(jìn)行校正，使得對(duì)在制造過程中放大器電路部分的元件的特性偏離所引起的放大器電路部分響應(yīng)速度的偏離進(jìn)行校正。
此外，第二控制電路部分包括第二差動(dòng)放大器電路，其中向該第二差動(dòng)放大器電路的第一輸入端輸入預(yù)定的第一偏置電壓，并且該第二差動(dòng)放大器電路控制輸出電壓控制晶體管使得第二輸入端的電壓變?yōu)轭A(yù)定的第一偏置電壓；連接在第二差動(dòng)放大器電路的第二輸入端和放大器電路部分的輸出端之間的第二電容器；以及連接在第二差動(dòng)放大器電路的第一和第二輸入端之間的第二電阻。
此外，第二差動(dòng)放大器電路包括形成差動(dòng)對(duì)的晶體管并且設(shè)定該晶體管中的至少一個(gè)的偏移值，使得當(dāng)輸出端的電壓的變化為預(yù)定值或者更小時(shí)，流到一個(gè)晶體管中的電流變得比流到另外一個(gè)晶體管的電流小。
此外，輸出電壓控制晶體管和控制電路部分集成在一個(gè)集成電路上。
此外，控制電路部分集成在一個(gè)集成電路上。
根據(jù)本發(fā)明的另一個(gè)方面，提供了一種恒壓電路的控制方法，該恒壓電路包括用于相應(yīng)輸入控制信號(hào)而輸出電流到恒壓電路的輸出端的輸出電壓控制晶體管；以及控制電路部分，其用于檢測(cè)輸出端的電壓并控制輸出電壓控制晶體管的工作使得檢測(cè)到的電壓變?yōu)轭A(yù)定電壓，該恒壓電路將輸入到輸入端的輸入電壓轉(zhuǎn)換為預(yù)定恒定電壓，并從輸出端輸出預(yù)定恒定電壓。該恒壓電路的控制方法包括步驟放大從輸出端輸出的電壓的變化；以及當(dāng)通過放大該變化獲得的信號(hào)的電壓以比預(yù)定速度快的速度突然降低時(shí)，使輸出電壓控制晶體管在預(yù)定時(shí)期內(nèi)增加輸出電流。
具體地說，檢測(cè)從輸出端輸出的電壓的變化的交流分量，并且通過放大檢測(cè)到的交流分量來放大從輸出端輸出的電壓的變化。
此外，檢測(cè)通過放大獲得的信號(hào)的電壓的變化的交流分量，并且當(dāng)從檢測(cè)到的交流分量中檢測(cè)到通過放大獲得的信號(hào)的電壓以比預(yù)定速度快的速度突然降低時(shí)，使輸出電壓控制晶體管在預(yù)定時(shí)期增加輸出電流。
根據(jù)本發(fā)明的實(shí)施例，在恒壓電路及其控制方法中，放大從恒壓電路的輸出端輸出的電壓的變化，并且當(dāng)通過對(duì)電壓的變化進(jìn)行放大而獲得的信號(hào)的電壓以比預(yù)定速度更快的速度快速降低時(shí)，使輸出電壓控制晶體管在預(yù)定時(shí)期內(nèi)增加輸出電流。因此，由負(fù)載變化等等引起的輸出電壓的降低在早期就能得到限制。即，由輸入電壓的突然變化或負(fù)載電流的突然變化引起的輸出電壓的降低能被大大限制。


當(dāng)聯(lián)系附圖閱讀下面具體說明時(shí)，本發(fā)明的特征和優(yōu)點(diǎn)將變得更加明顯，其中圖1為根據(jù)本發(fā)明的一個(gè)實(shí)施例的恒壓電路的電路示意圖；圖2為恒壓電路中輸出電壓、流到輸出端的電流以及時(shí)間之間的關(guān)系的曲線圖；以及圖3為恒壓電路的電路示意圖。
具體實(shí)施例方式
參考附圖來說明實(shí)現(xiàn)本發(fā)明的最優(yōu)模式。
圖1為根據(jù)本發(fā)明的一個(gè)實(shí)施例的恒壓電路的電路示意圖。
在圖1中，恒壓電路1從作為輸入電壓的電源電壓Vcc產(chǎn)生預(yù)定恒定電壓，并且將所產(chǎn)生的電壓作為輸出電壓Vout從輸出端OUT輸出。負(fù)載10和電容器C2并聯(lián)連接于輸出端OUT和地電位之間。
恒壓電路1包括產(chǎn)生預(yù)定參考電壓Vr并輸出所產(chǎn)生的電壓Vr的第一參考電壓產(chǎn)生電路2，產(chǎn)生預(yù)定第一偏置電壓Vb1并輸出所產(chǎn)生的電壓Vb1的第二參考電壓產(chǎn)生電路3，和產(chǎn)生預(yù)定第二偏置電壓Vb2并輸出所產(chǎn)生的電壓Vb2的第三參考電壓產(chǎn)生電路4。進(jìn)一步，恒壓電路1包括分壓輸出電壓Vout、產(chǎn)生并輸出分壓電壓VFB的電阻R1和R2(輸出電壓檢測(cè)電阻)；輸出電壓控制PMOS晶體管M1，其基于輸入到晶體管M1柵極的信號(hào)控制電流io輸出到輸出端OUT；以及用于控制輸出電壓控制晶體管M1工作使得分壓電壓VFB變?yōu)閰⒖茧妷篤r的第一控制電路5，該第一控制電路為一個(gè)誤差放大器電路。
此外，恒壓電路1包括放大輸出電壓Vout的過渡變化并輸出放大變化后的信號(hào)的放大器電路6，以及第二控制電路7，其中第二控制電路7為誤差放大器電路。當(dāng)從放大器電路6輸出的信號(hào)的電壓的變化比預(yù)定速度更快時(shí)，第二控制電路7在一個(gè)預(yù)定時(shí)期內(nèi)控制輸出電壓控制晶體管M1的工作。也就是說，例如，當(dāng)輸出電流io突然增加并且輸出電壓Vout突然降低時(shí)，第二控制電路7在一個(gè)預(yù)定時(shí)期內(nèi)控制輸出電壓控制晶體管M1的工作。通過從第一控制電路5和第二控制電路7所輸出的信號(hào)控制輸出電壓控制晶體管M1的工作。恒壓電路1能夠被集成到一個(gè)集成電路中或者排除輸出電壓控制晶體管M1的另外一個(gè)集成電路中。
輸出電壓控制晶體管M1連接于輸入端IN和輸出端OUT之間，并且第一控制電路5和第二控制電路7的輸出端連接到輸出電壓控制晶體管M1的柵極。電阻R1和R2構(gòu)成的串聯(lián)電路連接在輸出端OUT和地電位之間，并且分壓電壓VFB從電阻R1和電阻R2的連接點(diǎn)上輸出。
第一控制電路5包括NMOS晶體管M2、M3、M4和M8，PMOS晶體管M5、M6和M7，電容器C1和電阻R3。放大器電路6包括PMOS晶體管M9、M10、M11，NMOS晶體管M12和M13，電容器C3和電阻R4。第二控制電路7包括PMOS晶體管M19、M20、M21，NMOS晶體管M22、M23和M24，電容器C13和電阻R14。
NMOS晶體管M3和M4形成一個(gè)差動(dòng)對(duì)，并且PMOS晶體管M5和M6形成一個(gè)電流鏡像電路并成為上述差動(dòng)對(duì)的負(fù)載。PMOS晶體管M5和M6的源極連接到輸入端IN，PMOS晶體管M5和M6的柵極連接到一個(gè)連接點(diǎn)并且該連接點(diǎn)連接到PMOS晶體管M5的漏極。PMOS晶體管M5的漏極連接到NMOS晶體管M3的漏極，并且PMOS晶體管M6的漏極連接到NMOS晶體管M4的漏極。NMOS晶體管M3和M4的源極連接到一個(gè)連接點(diǎn)并且NMOS晶體管M2連接在該連接點(diǎn)和地電位之間。
利用電源電壓Vcc工作第一參考電壓產(chǎn)生電路2，參考電壓Vr輸入到NMOS晶體管M2和M3的柵極，并且NMOS晶體管M2是一個(gè)恒流電源。分壓后的電壓VFB輸入到NMOS晶體管M4的柵極。
PMOS晶體管M7和NMOS晶體管M8串連連接于輸入端IN和地電位之間，PMOS晶體管M7和NMOS晶體管M8的連接點(diǎn)為第一控制電路5的輸出端，并且該連接點(diǎn)連接到輸出電壓控制晶體管M1的柵極。PMOS晶體管M7的柵極連接到PMOS晶體管M6和NMOS晶體管M4的連接點(diǎn)上，參考電壓Vr輸入到NMOS晶體管M8的柵極，并且NMOS晶體管M8為恒流源。用于頻率補(bǔ)償?shù)碾娙萜鰿1和電阻R3串連連接于PMOS晶體管M6與NMOS晶體管M4的連接點(diǎn)和PMOS晶體管M7與NMOS晶體管M8的連接點(diǎn)之間。
在放大器電路6中，PMOS晶體管M10和M11形成差動(dòng)對(duì)，并且NMOS晶體管M12和M13形成電流鏡像電路并成為上述差動(dòng)對(duì)的負(fù)載。NMOS晶體管M12和M13的源極連接到地電位，NMOS晶體管M12和M13的柵極連接到一個(gè)連接點(diǎn)并且該連接點(diǎn)連接到NMOS晶體管M12的漏極。NMOS晶體管M12的漏極連接到PMOS晶體管M10的漏極，并且NMOS晶體管M13的漏極連接到PMOS晶體管M11的漏極。PMOS晶體管M10和M11的源極連接到一個(gè)連接點(diǎn)并且PMOS晶體管M9連接于該連接點(diǎn)和輸入端IN之間。
利用電源電壓Vcc工作第二參考電壓產(chǎn)生電路2和第三參考電壓產(chǎn)生電路3，并且第二偏置電壓Vb2輸入到PMOS晶體管M9的柵極，第一偏置電壓Vb1輸入到PMOS晶體管M11的柵極。PMOS晶體管M9為恒流源。電容器C3連接于PMOS晶體管M10的柵極和輸出端OUT之間，并且第一偏置電壓Vb1通過電阻R4輸入到PMOS晶體管M10的柵極與電容器C3的連接點(diǎn)。PMOS晶體管M11和NMOS晶體管M13的連接點(diǎn)為放大器電路6的輸出端。
在第二控制電路7中，PMOS晶體管M20和M21形成差動(dòng)對(duì)，并且NMOS晶體管M22和M23形成電流鏡像電路并成為上述差動(dòng)對(duì)的負(fù)載。NMOS晶體管M22和M23的源極連接到地電位，NMOS晶體管M22和M23的柵極連接到一個(gè)連接點(diǎn)并且該連接點(diǎn)連接到NMOS晶體管M22的漏極。NMOS晶體管M22的漏極連接到PMOS晶體管M20的漏極，并且NMOS晶體管M23的漏極連接到PMOS晶體管M21的漏極。PMOS晶體管M20和M21的源極連接到一個(gè)連接點(diǎn)并且PMOS晶體管M19連接于該連接點(diǎn)和輸入端IN之間。
第二偏置電壓Vb2輸入到PMOS晶體管M19的柵極并且第一偏置電壓Vb1輸入到PMOS晶體管M20的柵極。PMOS晶體管M19為一個(gè)恒流源。電容器C13連接于PMOS晶體管M21的柵極和放大器電路6的輸出端之間，并且第一偏置電壓Vb1通過電阻R14輸入到PMOS晶體管M21的柵極與電容器C13的連接點(diǎn)。NMOS晶體管M24連接于輸出電壓控制晶體管M1的柵極和地電位之間，NMOS晶體管M24的柵極連接到PMOS晶體管M21的漏極和NMOS晶體管M23的漏極的連接點(diǎn)，并且NMOS晶體管M24的漏極連接到輸出電壓控制晶體管M1的柵極并為第二控制電路7的輸出端。
第一參考電壓產(chǎn)生電路2、第二參考電壓產(chǎn)生電路3、第三參考電壓產(chǎn)生電路4、第一控制電路5、放大器電路6、第二控制電路7以及電阻R1和R2組成控制電路部分。此外，第一參考電壓產(chǎn)生電路2為參考電壓產(chǎn)生電路部分，電阻R1和R2形成輸出電壓檢測(cè)電路部分，并且第一控制電路5形成第一控制電路部分。進(jìn)一步，放大器電路6、第二參考電壓產(chǎn)生電路3和第三參考電壓產(chǎn)生電路4形成放大器電路部分，并且第二控制電路7形成第二控制電路部分。第二控制電路部分可以包括第二控制電路7、第二參考電壓產(chǎn)生電路3和第三參考電壓產(chǎn)生電路4。
此外，PMOS晶體管M9、M10、M11和NMOS晶體管M12、M13形成第一差動(dòng)放大器電路。第一差動(dòng)放大器電路還進(jìn)一步包括第二參考電壓產(chǎn)生電路3和第三參考電壓產(chǎn)生電路4。電容器C3為第一電容器并且電阻R4為第一固定電阻。進(jìn)一步，PMOS晶體管M19、M20、M21和NMOS晶體管M22、M23形成第二差動(dòng)放大器電路。第二差動(dòng)放大器電路還進(jìn)一步包括第二參考電壓產(chǎn)生電路3和第三參考電壓產(chǎn)生電路4。電容器C13為第二電容器并且電阻R14為第二固定電阻。
在上述結(jié)構(gòu)中，將第一控制電路5(誤差放大器電路)設(shè)計(jì)成NMOS晶體管M2(恒流源)的漏極電流變得盡可能小，以達(dá)到極好的直流特性，在此極好的直流特性下直流增益變得盡可能大。將放大器電路6設(shè)計(jì)成PMOS晶體管M9(恒流源)的漏極電流變得盡可能大，以實(shí)現(xiàn)高速工作。此外，在放大器電路6中，由于作為放大器電路6的輸入端的PMOS晶體管M10的柵極通過作為耦合電容器的電容器C3連接到輸出端OUT，僅輸出電壓Vout的交流分量能被放大。在PMOS晶體管M10和M11中的至少一個(gè)中，設(shè)定一個(gè)偏移值，以使當(dāng)相同的電壓輸入到PMOS晶體管M10和M11的柵極時(shí)，例如PMOS晶體管M11輸出相對(duì)較大的電流；然而，PMOS晶體管M10僅輸出非常小的電流。其結(jié)果是，在正常工作狀態(tài)下，放大器電路6的輸出端的電壓變得幾乎與PMOS晶體管M9的漏極電壓相同。
當(dāng)輸出電壓Vout突然變化時(shí)，例如，由輸出電流io的突然增加而引起輸出電壓Vout的突然降低時(shí)，放大器電路6放大輸出電壓信號(hào)Vout的變化，那就是說，放大器電路6執(zhí)行放大工作。
下面具體說明放大器電路6的放大工作。當(dāng)流到負(fù)載10的電流突然增加并且輸出電壓Vout突然降低時(shí)，在第一控制電路5工作使得輸出電壓控制晶體管M1增加輸出電流io之前放大器電路6響應(yīng)這種情況。那就是說，在放大器電路6中，當(dāng)輸出電壓Vout突然降低時(shí)，PMOS晶體管M10的柵極電壓通過電容器C3降低，PMOS晶體管M10的漏極電流增加，并且NMOS晶體管M12的柵極電壓增加。
從而，NMOS晶體管M13的漏極電流增加并且PMOS晶體管M11和NMOS晶體管M13間連接點(diǎn)的電壓降低，那就是說，放大器電路6的輸出端的電壓降低。如上所述，通過放大，輸出電壓Vout的降低轉(zhuǎn)化為放大器電路6的輸出端的電壓降低。
另一方面，在第二控制電路7中，由于其柵極作為第二控制電路7的輸入端的PMOS晶體管M21的柵極通過電容器C13(耦合電容器)連接到放大器電路6的輸出端，第二控制電路7僅能夠放大從放大器電路6中輸出的信號(hào)的交流分量。
在PMOS晶體管M20和M21中的至少一個(gè)中，設(shè)定一個(gè)偏移值，以使當(dāng)相同的電壓輸入到PMOS晶體管M20和M21的柵極時(shí)，例如PMOS晶體管M20輸出相對(duì)較大的電流；然而，PMOS晶體管M21僅輸出非常小的電流。其結(jié)果是，在正常工作狀態(tài)下，NMOS晶體管M24的柵極電壓變得幾乎與地電位相同。
將第二控制電路7設(shè)計(jì)成作為恒流源的PMOS晶體管M19的漏極電流盡可能大以實(shí)現(xiàn)高速工作。當(dāng)來自放大器電路6的輸出信號(hào)突然變化時(shí)，例如，來自放大器電路6的輸出信號(hào)的電壓突然降低時(shí)，第二控制電路7在預(yù)定時(shí)期內(nèi)控制輸出電壓控制晶體管M1的工作。那就是說，第二控制電路7通過高速響應(yīng)放大器電路6的輸出信號(hào)的電壓的突然降低來控制輸出電壓控制晶體管M1的工作并且增大輸出電壓Vout。
上面已經(jīng)具體描述了由于流到負(fù)載10的電流突然增加所引起的輸出電壓Vout突然降低的情況下的工作情況。
當(dāng)輸出電壓Vout突然降低時(shí)，在第一控制電路5中，由于對(duì)輸出電壓Vout突然變化的響應(yīng)速度較低，需要時(shí)間使得輸出電壓控制晶體管M1增加輸出電流。另一方面，由于放大器電路6能夠高速響應(yīng)輸出電壓Vout的突然變化，當(dāng)輸出電壓Vout突然降低時(shí)，首先，僅放大器電路6響應(yīng)這種情況并且通過放大將輸出電壓Vout的降低轉(zhuǎn)化為放大器電路6的輸出端電壓的降低。
另一方面，在第二控制電路7中，當(dāng)放大器電路6的輸出信號(hào)的電壓突然降低時(shí)，通過電容器C13，PMOS晶體管M21的柵極電壓降低，PMOS晶體管M21的漏極電流增加，并且NMOS晶體管M24的柵極電壓增加。從而，NMOS晶體管M24的漏極電流增加，輸出電壓控制晶體管M1的柵極電壓降低，并且輸出電壓控制晶體管M1的漏極電流增加。這樣，由輸出電流io增加所引起的輸出電壓Vout的降低就能夠得到抑制。如上所述，在輸出電壓Vout降低的初期就能夠驅(qū)動(dòng)輸出電壓控制晶體管M1的柵極，并且能夠極大地抑制輸出電壓Vout的降低。
接下來，將具體說明每個(gè)元件的有關(guān)常數(shù)。
由于電阻R4和電容器C3的時(shí)間常數(shù)，在輸出電壓Vout突然降低后的一段時(shí)期內(nèi)，PMOS晶體管M10的柵極電壓變得與第一偏置電壓Vb1相同。當(dāng)電阻R4和和電容器C3時(shí)間常數(shù)變大時(shí)，放大器電路6對(duì)輸出電壓Vout變化的響應(yīng)特性變得極好，并且當(dāng)時(shí)間常數(shù)變小時(shí)，放大器電路6對(duì)輸出電壓Vout變化的響應(yīng)特性變得較壞。因此，通過考慮其它因素如電路的布局面積，例如，確定電阻R4的電阻為大約2MΩ并且電容器C3的電容量為大約5pF。
當(dāng)放大器電路6中的PMOS晶體管M10和M11構(gòu)成的差動(dòng)對(duì)的偏移值研究好后，PMOS晶體管M10和M11的大小也隨之確定。那就是說，確定PMOS晶體管M10的柵極寬度W大約為32μm并且PMOS晶體管M10的柵極長(zhǎng)度L大約為2μm，并且PMOS晶體管M11的柵極寬度W大約為40μm并且PMOS晶體管M11的柵極長(zhǎng)度L大約為2μm。那就是說，PMOS晶體管M10和M11之間的大小比例確定為大約8∶10。
此外，由于電阻R14和電容器C13的時(shí)間常數(shù)，在放大器電路6的輸出電壓突然降低后的一定時(shí)期內(nèi)，PMOS晶體管M21的柵極電壓變得與第一偏置電壓Vb1相同。當(dāng)電阻R14和電容器C13的時(shí)間常數(shù)變大時(shí)，第二控制電路7對(duì)放大器電路6的輸出電壓變化的響應(yīng)特性變得極好，并且當(dāng)時(shí)間常數(shù)變小時(shí)，第二控制電路7對(duì)放大器電路6的輸出電壓變化的響應(yīng)特性變得較壞。因此，通過考慮其它因素如電路的布局面積，例如，設(shè)定電阻R14的電阻為大約2MΩ并且電容器C13的電容量為大約5pF。
在形成差動(dòng)對(duì)的PMOS晶體管M20和M21的至少一個(gè)中，設(shè)定一個(gè)偏移值，使得當(dāng)相同的電壓輸入到PMOS晶體管M20和M21的柵極時(shí)，例如，PMOS晶體管M20輸出相對(duì)較大電流；然而，PMOS晶體管M21僅輸出非常小的電流。
當(dāng)?shù)诙刂齐娐?中的PMOS晶體管M20和M21構(gòu)成的差動(dòng)對(duì)的偏移值研究好后，PMOS晶體管M20和M21的大小也隨之確定。那就是說，確定PMOS晶體管M20的柵極寬度W大約為40μm并且PMOS晶體管M20的柵極長(zhǎng)度L大約為2μm，并且PMOS晶體管M21的柵極寬度W大約為32μm并且PMOS晶體管M21的柵極長(zhǎng)度L大約為2μm。那就是說，PMOS晶體管M20和M21之間的大小比例確定為大約10∶8。
當(dāng)輸出電壓Vout不是突然降低時(shí)，NMOS晶體管M24不控制輸出電壓控制晶體管M1的工作。那就是說，在正常工作條件下，由于第一控制電路5的控制，第二控制電路7不影響輸出電壓控制晶體管M1的工作。
如上述討論的，每個(gè)元件的常數(shù)在電路的設(shè)計(jì)階段理想地確定，并且沒有考慮在制造過程中上述元件值的偏離。電阻R4和電容器C3的值的變化以及PMOS晶體管M10和M11的偏移值的偏離影響放大器電路6的響應(yīng)速度和輸出電壓Vout的穩(wěn)定性。
為了解決上述問題，制造過程中元件值的偏離所造成的影響可以通過校正PMOS晶體管M10和M11的偏移值來降低。例如，當(dāng)擴(kuò)展電阻R4和電容器C3的值變大時(shí)，為了降低響應(yīng)速度，校正PMOS晶體管M10和M11的偏移值使之增加。因此，在保持預(yù)定響應(yīng)速度的情況下能夠使得恒壓電路1穩(wěn)定工作。
如上所述，在根據(jù)本發(fā)明實(shí)施例的恒壓電路1中，在正常工作狀態(tài)下，作為具有極好直流特性的誤差放大器電路的第一控制電路5控制輸出電壓控制晶體管M1的工作；因此，輸出電壓Vout是穩(wěn)定的。當(dāng)輸出電壓Vout突然降低時(shí)，在第一控制電路5響應(yīng)輸出電壓Vout的突然降低而控制輸出電壓控制晶體管M1的工作之前，具有高速響應(yīng)特性的放大器電路6放大輸出電壓Vout的變化；當(dāng)通過放大獲得的信號(hào)的電壓突然降低時(shí)，第二控制電路7在一個(gè)預(yù)定時(shí)期內(nèi)控制輸出電壓控制晶體管M1的工作。因此，輸出電壓Vout是穩(wěn)定的。
接下來，研究有一種情況，在這種情況下，例如，電源電壓Vcc為5V，輸出電壓Vout的額定值為4V，并且電容器c2的電容值為1μF。在這種情況下，當(dāng)流入負(fù)載10的電流(輸出電流io)在500ns時(shí)間內(nèi)從0mA增加到300mA時(shí)，如圖2中虛線所示，在如圖3所示的恒壓電路(現(xiàn)有電路)中，輸出電壓Vout降低大約400mV，并且即使使用了現(xiàn)有方法，即快速校正了由負(fù)載電流的突然增加所引起的輸出電壓Vout的降低，輸出電壓Vout從大約降低400mV恢復(fù)到大約降低70mV。然而，根據(jù)本發(fā)明的實(shí)施例，在圖2中所示的實(shí)線中，輸出電壓Vout的降低能夠被限制到大約35mV。圖2為表示輸出電壓Vout、輸出電流io和時(shí)間之間關(guān)系的曲線圖。
如上所述，根據(jù)本發(fā)明的實(shí)施例，對(duì)由輸入電壓的突變或者負(fù)載電流的突變所引起的輸出電壓的突變的響應(yīng)速度能比以前更快。因此，當(dāng)負(fù)載電流經(jīng)歷大的瞬時(shí)變化時(shí)，能夠限制輸出電壓的降低。因此，能夠在沒有持續(xù)振蕩的情況下實(shí)現(xiàn)具有極好直流特性和高速響應(yīng)特性的恒壓電路。
進(jìn)一步，本發(fā)明不局限于所示特定實(shí)施例，并且在不背離本發(fā)明的范圍的情況下可以作出各種變化和修改。
本發(fā)明基于2005年11月11日向日本特許廳提出的，日本在先專利申請(qǐng)No.2005-327739，在此通過參考全文引用。
權(quán)利要求
1.一種恒壓電路，該恒壓電路將輸入到輸入端的輸入電壓轉(zhuǎn)換為預(yù)定恒定電壓并從輸出端輸出該預(yù)定恒定電壓，包括輸出電壓控制晶體管，相應(yīng)輸入控制信號(hào)而輸出電流到輸出端；以及控制電路部分，該控制電路部分檢測(cè)輸出端的電壓并且控制輸出電壓控制晶體管的工作，這樣使得檢測(cè)到的電壓變?yōu)轭A(yù)定電壓；其中控制電路部分放大從輸出端輸出的電壓的變化，并且當(dāng)通過放大該變化獲得的信號(hào)的電壓以比預(yù)定速度更快的速度突然降低時(shí)，使輸出電壓控制晶體管在預(yù)定時(shí)期內(nèi)增加輸出電流。
2.如權(quán)利要求1所述的恒壓電路，其中控制電路部分包括參考電壓產(chǎn)生電路部分，產(chǎn)生預(yù)定參考電壓并輸出該預(yù)定參考電壓；輸出電壓檢測(cè)電路部分，檢測(cè)從輸出端輸出的電壓并產(chǎn)生與檢測(cè)到的電壓成比例的電壓并且輸出所產(chǎn)生的成比例電壓；第一控制電路部分，控制輸出電壓控制晶體管的工作使得所述成比例電壓變?yōu)閰⒖茧妷?；放大器電路部分，放大從輸出端輸出的電壓的變化并輸出放大后的變化；以及第二控制電路部分，?dāng)從放大器電路部分輸出的信號(hào)的電壓以比預(yù)定速度更快的速度突然降低的時(shí)候，使輸出電壓控制晶體管在預(yù)定時(shí)期內(nèi)增加輸出電流，并且第二控制電路部分對(duì)從輸出端輸出的電壓的變化的響應(yīng)速度比第一控制電路部分的響應(yīng)速度更快。
3.如權(quán)利要求2所述的恒壓電路，其中放大器電路部分檢測(cè)從輸出端輸出的電壓的變化的交流分量，放大檢測(cè)到的交流分量，并且輸出放大后的分量。
4.如權(quán)利要求2所述的恒壓電路，其中放大器電路部分包括第一差動(dòng)放大器電路，其中向該第一差動(dòng)放大器電路的第一輸入端輸入預(yù)定的第一偏置電壓并且該第一差動(dòng)放大器電路輸出信號(hào)到第二控制電路部分，使得第二輸入端的電壓變?yōu)轭A(yù)定第一偏置電壓；連接在第一差動(dòng)放大器電路的第二輸入端和輸出端之間的第一電容器；以及連接在第一差動(dòng)放大器電路的第一和第二輸入端之間的第一電阻。
5.如權(quán)利要求4所述的恒壓電路，其中第一差動(dòng)放大器電路包括形成差動(dòng)對(duì)的晶體管并且設(shè)定該晶體管中的至少一個(gè)的偏移值，使得當(dāng)輸出端的電壓的變化為預(yù)定值或者更小時(shí)，流到一個(gè)晶體管中的電流變得比流到另外一個(gè)晶體管的電流小。
6.如權(quán)利要求5所述的恒壓電路，其中對(duì)第一差動(dòng)放大器電路中的晶體管的偏移值進(jìn)行校正，使得對(duì)在制造過程中放大器電路部分的元件的特性偏離所引起的放大器電路部分響應(yīng)速度的偏離進(jìn)行校正。
7.如權(quán)利要求2所述的恒壓電路，其中第二控制電路部分包括第二差動(dòng)放大器電路，其中向該第二差動(dòng)放大器電路的第一輸入端輸入預(yù)定的第一偏置電壓，并且該第二差動(dòng)放大器電路控制輸出電壓控制晶體管使得第二輸入端的電壓變?yōu)轭A(yù)定的第一偏置電壓；連接在第二差動(dòng)放大器電路的第二輸入端和放大器電路部分的輸出端之間的第二電容器；以及連接在第二差動(dòng)放大器電路的第一和第二輸入端之間的第二電阻。
8.如權(quán)利要求7所述的恒壓電路，其中第二差動(dòng)放大器電路包括形成差動(dòng)對(duì)的晶體管并且設(shè)定該晶體管中的至少一個(gè)的偏移值，使得當(dāng)輸出端的電壓的變化為預(yù)定值或者更小時(shí)，流到一個(gè)晶體管中的電流變得比流到另外一個(gè)晶體管的電流小。
9.如權(quán)利要求1所述的恒壓電路，其中輸出電壓控制晶體管和控制電路部分集成在一個(gè)集成電路上。
10.如權(quán)利要求1所述的恒壓電路，其中控制電路部分集成在一個(gè)集成電路上。
11.一種恒壓電路的控制方法，該恒壓電路包括輸出電壓控制晶體管，用于相應(yīng)輸入控制信號(hào)而輸出電流到恒壓電路的輸出端；以及控制電路部分，其用于檢測(cè)輸出端的電壓并控制輸出電壓控制晶體管的工作使得檢測(cè)到的電壓變?yōu)轭A(yù)定電壓，該恒壓電路將輸入到輸入端的輸入電壓轉(zhuǎn)換為預(yù)定恒定電壓，并從輸出端輸出預(yù)定恒定電壓，該恒壓電路的控制方法包括以下步驟放大從輸出端輸出的電壓的變化；以及當(dāng)通過放大該變化獲得的信號(hào)的電壓以比預(yù)定速度快的速度突然降低時(shí)，使輸出電壓控制晶體管在預(yù)定時(shí)期內(nèi)增加輸出電流。
12.如權(quán)利要求11所述的恒壓電路的控制方法，其中檢測(cè)從輸出端輸出的電壓的變化的交流分量，并且通過放大檢測(cè)到的交流分量來放大從輸出端輸出的電壓的變化。
13.如權(quán)利要求11所述的恒壓電路的控制方法，其中檢測(cè)通過放大獲得的信號(hào)的電壓的變化的交流分量，并且當(dāng)從檢測(cè)到的交流分量中檢測(cè)到通過放大獲得的信號(hào)的電壓以比預(yù)定速度快的速度突然降低時(shí)，使輸出電壓控制晶體管在預(yù)定時(shí)期內(nèi)增加輸出電流。
全文摘要
公開了一種恒壓電路，其中對(duì)輸入電壓的突變或負(fù)載電流的突變的響應(yīng)速度能很快。在正常工作條件下，具有極好直流特性的第一控制電路(誤差放大器電路)控制輸出電壓控制晶體管的工作并且使輸出電壓為恒定電壓。當(dāng)輸出電壓突然降低時(shí)，在第一控制電路響應(yīng)輸出電壓突然降低而控制輸出電壓控制晶體管的工作之前，具有高速響應(yīng)特性的放大器電路放大輸出電壓的變化，并且當(dāng)通過放大獲得的放大后的電壓突然降低時(shí)，第二控制電路在預(yù)定時(shí)期內(nèi)控制輸出電壓控制晶體管的工作。這樣，輸出電壓能夠?yàn)楹愣妷骸?br> 文檔編號(hào)G05F1/10GK1983101SQ20061017185
公開日2007年6月20日 申請(qǐng)日期2006年11月13日 優(yōu)先權(quán)日2005年11月11日
發(fā)明者水口裕介, 高木義器 申請(qǐng)人:株式會(huì)社理光, 阿納洛格研究股份有限公司