專利名稱：一種解決上電過快的方法及其電路的制作方法
技術領域：
本發(fā)明涉及快速上電領域，尤其涉及一種解決上電過快的方法和電路。
背景技術：
在熱插拔系統(tǒng)中都利用穩(wěn)壓器來解決上電過快帶來的電壓波動，調整輸出 電壓，使其盡可能的穩(wěn)定，但是其效果往往很不理想。
以最常用的穩(wěn)壓器為例，如圖2所示的電絲4莫塊中，如果輸入電壓上升過 快，而帶隙基準源和放大器還沒有處于正常的工作狀態(tài)，此時PMOS管(P溝 道絕緣柵場效應管)的門處于一個不穩(wěn)定的狀態(tài)，輸出電壓相應的也不穩(wěn)定， 甚至PMOS管的門會處于"0"的狀態(tài)，此時PMOS管相當于斷開，輸出電壓 就會產(chǎn)生一個很大的尖峰脈沖，導致芯片被永久的損壞，其輸入電壓和輸出電 壓的示意圖如圖1所示。
通常的情況下，我們會在該電路的電源和輸入電壓之間增加一個電容和電 阻，來解決上述問題，如圖3所示，利用電阻和電容組成的電路，使得輸出適 當延遲。但是很明顯，在該電路上增加一個小的電阻時，當上電過快時，由于 電壓極不穩(wěn)定，所以電路中電流也很不穩(wěn)定，當有一個較大電流通過時，容易 將電阻燒壞，那么整個電路將會報廢，同樣增加額外的元件，會導致成本增加。

發(fā)明內容
本發(fā)明為了使輸出電壓更加穩(wěn)定，并保證從上電到電源穩(wěn)定的過程中輸出 為o,提供了了一種解決上電過快的方法與電路。
一種解決上電過快的電路，包括帶隙基準源、放大器、PMOS管、輸入電 壓、輸出電壓和分壓器，還包括可提升晶體管和PUDC電路，其中帶隙基準源 與放大器相連接；放大器的一端連接PMOS管，另一端和分壓器相連接；可提 升晶體管的一端連接在放大器和PMOS管之間，另一端與輸入電壓相連接；PMOS管的一端與輸入電壓相連接，另一端與分壓器相連接；輸出電壓連接在 PMOS管和分壓器的中間。
其中PUDC電路為三個晶體管并聯(lián)后與電阻和電容串聯(lián)構成回路，利用電 阻和電容的自身特性來產(chǎn)生PUDC信號，實現(xiàn)系統(tǒng)的延遲，可提升晶體管在 PUDC信號的控制下來控制PMOS管的斷開與連接。
一種利用該電路來解決上電過快的方法，包括以下步驟
1、 在輸入電壓上升的過程中，由于PUDC信號自身的延遲，此時PUDC信 號輸出的電壓仍然為0，使得晶體管柵極輸入電壓為0,此時晶體管被拉升，處 于連接狀態(tài)，則對應的PMOS管處于正常的工作狀態(tài)，此時整個電路的輸出電 壓近似為0;
2、 當輸出電壓趨于穩(wěn)定時，此時PUDC信號為高電平，此時提升的晶體管 被斷開，對應PMOS管處于被強制關閉的狀態(tài)，整個電路的輸出為正常值。
本發(fā)明由于采用了上述方法，使之與現(xiàn)有技術相比，具有以下優(yōu)點和積極 效果
1、 本發(fā)明釆用了 PUDC電路，能夠實現(xiàn)有效的延遲，保證輸入電壓的穩(wěn)定 輸出；
2、 本發(fā)明增加了 一個可提升晶體管，在PUDC信號的作用下，實現(xiàn)對PMOS 管的控制。


圖1為改進前的熱插拔系統(tǒng)中的輸入電壓和輸出電壓示意圖； 圖2為改進前熱插拔系統(tǒng)的穩(wěn)壓器工作示意圖； 圖3為常用的延遲電路圖； 圖4為改進后的穩(wěn)壓器電路圖； 圖5為PUDC信號電路圖6為改進后穩(wěn)壓器的輸入電壓，PUDC信號和輸出電壓示意圖。
具體實施例方式
本發(fā)明提供了一種解決上電過快電路以及方法，以穩(wěn)壓器為例，但本發(fā)明不限于穩(wěn)壓器，如圖4所示，包括帶隙基準源、放大器、PMOS管、輸入電壓、 輸出電壓和分壓器，還包括可提升晶體管和PUDC電路，其中帶隙基準源與放 大器相連接；放大器的一端連接PMOS管，另一端和分壓器相連接；可提升晶 體管的一端連接在放大器和PMOS管之間，另一端與輸入電壓相連接；PMOS 管的一端與輸入電壓相連接，另一端與分壓器相連接；輸出電壓連接在PMOS 管和分壓器的中間。
該穩(wěn)壓器主要利用PUDC (Power-up Detect Circuit,上電偵測電路)信號來 控制晶體管Ml的連接和斷開，從而實現(xiàn)對控制PMOS管，進而實現(xiàn)對輸出的 控制，其具體的方法步驟為
1、 在輸入電壓上升的過程中，由于PUDC信號自身的延遲，此時PUDC信 號輸出的電壓仍然為0，使得晶體管M1柵極電壓為0，晶體管處于被拉升的狀 態(tài)，此時晶體管Ml斷開，則對應的PMOS管的柵極電壓大于其閾值電壓，則 PMOS管處于正常的工作狀態(tài)，保證整個電路的輸出電壓近似為0;
2、 當輸出電壓逐漸趨于穩(wěn)定時，PUDC電路的輸出為高電平，此時Ml的 柵極電壓大于其閾值電壓，晶體管Ml處于正常工作的狀態(tài)，則對應的PMOS 管的柵極電壓小于閾值電壓，PMOS管處于斷開的狀態(tài)，整個電路的輸出為正 常值。
其中產(chǎn)生PUDC信號的電路如圖5所示，三個晶體管并聯(lián)后與電阻和電容 串聯(lián)構成回路，其本質上就是利用電阻和電容其本身特性產(chǎn)生的延遲，來控制 PUDC信號的輸出，其具體的輸出延遲的時間，可根據(jù)不同的芯片來進行設計， 不同的芯片其需要的延遲時間是不同的，此時只需調整電阻R和電容C的數(shù)值 就可實現(xiàn)。
在快速上電過程中，當輸入電壓從零到達穩(wěn)定值時，往往會有比較大的波 動，則對應的輸出電壓從零到穩(wěn)定值之前，往往也會有比較大的波動，有時甚 至會產(chǎn)生一個很大的尖峰電流，如果直接向芯片提供輸出電壓的話，會存在損 壞芯片的風險，所以必須保證在輸入電壓到達穩(wěn)定之前，穩(wěn)壓器的輸出為是"O"。 由于傳輸系統(tǒng)自身的延遲特性，當輸入電壓到達穩(wěn)定值以后，輸出電壓也會在 一個較小的延遲后，趨于穩(wěn)定，此時才能將穩(wěn)定的電壓輸出給芯片。
如圖6所示，PUDC信號相對于輸入電壓來說有一個延遲，即在輸入電壓從
50上升到穩(wěn)定值的時候，PUDC信號的電壓在自身延遲的作用下，在一個適當?shù)?延遲之后才從O到達穩(wěn)定值；并保證在輸入電壓上升的過程中，輸出為0，輸出 電壓相對于PUDC信號也有一個啟動時間的延遲，來保障當輸出穩(wěn)定時，穩(wěn)壓 器才輸出電壓，保護芯片。
使用該穩(wěn)壓器能保證輸出電壓的穩(wěn)定，能穩(wěn)定的向芯片提供輸入電壓，保 護芯片。
本實施例中所提到的穩(wěn)壓器只是本發(fā)明 一種解決上電過快的方法與電路的 一個具體實施例，本發(fā)明所要保護的范圍不限于穩(wěn)壓器， 一切能解決上電過快 的電路及其方法都在本發(fā)明范圍之內。
權利要求
1、一種解決上電過快的電路，包括帶隙基準源、放大器、PMOS管、輸入電壓、輸出電壓和分壓器，其特征在于該穩(wěn)壓器還包括可提升晶體管和PUDC電路，其中帶隙基準源與放大器相連接；放大器的一端連接PMOS管，另一端和分壓器相連接；可提升晶體管的一端連接在放大器和PMOS管之間，另一端與輸入電壓相連接；PMOS管的一端與輸入電壓相連接，另一端與分壓器相連接；輸出電壓連接在PMOS管和分壓器的中間。
2、 如權利要求1所述的一種解決上電過快的電路，其特征在于所述的PUDC電 路為三個晶體管并聯(lián)后與電阻和電容串聯(lián)構成回路，利用電阻和電容的自身特 性來產(chǎn)生PUDC信號，實現(xiàn)系統(tǒng)的延遲。
3、 如權利要求1所述的一種解決上電過快的電路，其特征在于所述的可提升晶 體管在PUDC信號的控制下來控制PMOS管的斷開與連接。
4、 一種利用權利要求1所述的解決上電過快的電路來解決上電過快的方法，其 特征在于，該方法包4舌1) 、在輸入電壓上升的過程中，由于PUDC信號自身的延遲，此時PUDC信號 輸出的電壓仍然為0，使得晶體管柵極輸入電壓為0，此時晶體管被拉升，處于 連接狀態(tài)，則對應的PMOS管處于正常的工作狀態(tài)，此時整個電^各的輸出電壓 近似為0;2) 、當輸出電壓趨于穩(wěn)定時，此時PUDC信號為高電平，此時提升的晶體管被 斷開，對PMOS管處于被強制關閉的狀態(tài)，整個電路的輸出為正常值。
全文摘要
一種解決上電過快的電路，包括帶隙基準源、放大器、PMOS管、輸入電壓、輸出電壓和分壓器，還包括可提升晶體管和PUDC電路，其中帶隙基準源與放大器相連接；放大器的一端連接PMOS管，另一端和分壓器相連接；可提升晶體管的一端連接在放大器和PMOS管之間，另一端與輸入電壓相連接；PMOS管的一端與輸入電壓相連接，另一端與分壓器相連接；輸出電壓連接在PMOS管和分壓器的中間。該電路的輸出電壓更加穩(wěn)定，能夠保證芯片的安全。
文檔編號G05F3/08GK101452303SQ200710171609
公開日2009年6月10日 申請日期2007年11月30日 優(yōu)先權日2007年11月30日
發(fā)明者俞大立, 杰 崔, 李懷兆, 程惠娟 申請人:中芯國際集成電路制造(上海)有限公司