專利名稱：一種單片機i/o口分時復用控制電路的制作方法
技術領域：
本實用新型涉及單片機技術，更具體地說，涉及一種單片機1/0 口分時復 用控制電路。
背景技術：
美國國家半導體公司生產(chǎn)的型號為74HC595的通用移位寄存器芯片，其 并行輸出端具有輸出鎖存功能，與單片機連接簡單方便，只須三個I/0 口即可； 可完成從串行數(shù)據(jù)到并行數(shù)據(jù)的轉(zhuǎn)換，帶有級連端，能將多片芯片級連使用， 使輸出位數(shù)增加。
美國ATMEL公司生產(chǎn)的型號為AT24C02B的典型的低功耗CMOS串行 電可擦寫可編程只讀存儲器(electricallyerasable, programmable, read-only。 簡寫為EEPROM)，其存儲容量為2048位，即256字節(jié)；它具有工作電壓寬 (2.5 5.5V)、擦寫次數(shù)多(大于10000次)、寫入速度快(小于10ms)等特 點。在需要儲存較大數(shù)量數(shù)據(jù)的控制領域，AT24C02B可以解決部分單片機片 內(nèi)EEPROM不足的問題，用以保存諸如用戶設置參數(shù)、采集到的數(shù)據(jù)等。
在需要同時用到74HC595和AT24C02B的場合，常常會出現(xiàn)單片機I/O 口資源不足的情況。
實用新型內(nèi)容
本實用新型要解決的技術問題在于，針對現(xiàn)有技術的上述同時用到 74HC595和AT24C02B時單片機I/O 口資源不足的缺陷，提供一種單片機I/O 口分時復用控制電路。
本實用新型解決其技術問題所采用的技術方案是構(gòu)造一種單片機1/0 口 分時復用控制電路，包括一微控制單元和一移位寄存器芯片，微控制單元的第一1/0 口與移位寄存器芯片的串行數(shù)據(jù)輸入口相連，第二1/0 口與移位寄存器 芯片的存儲寄存器的時鐘脈沖輸入口相連，第三1/0 口與移位寄存器芯片的移 位寄存器的時鐘脈沖輸入口相連，還包括一串行電可擦寫可編程只讀存儲器芯
片，其串行數(shù)據(jù)輸入/輸出口與微控制單元的第一 I/O 口相連，其末位地址線 與微控制單元的第二1/0 口相連，其余地址線與電源地相連，其串行時鐘脈沖 輸入口與微控制單元的第三1/0 口相連。
在本實用新型所述的單片機1/0 口分時復用控制電路中，所述移位寄存器 芯片型號是74HC595。
在本實用新型所述的單片機1/0 口分時復用控制電路中，所述串行電可擦 寫可編程只讀存儲器芯片型號是AT24C02B。
在本實用新型所述的單片機1/0 口分時復用控制電路中，還包括第一上拉 電阻和第二上拉電阻，所述芯片AT24C02B的串行時鐘脈沖輸入口通過第一上 拉電阻與+5伏電源相連，串行數(shù)據(jù)輸入/輸出腳通過第二上拉電阻與+5伏電 源相連。
實施本實用新型的單片機1/0 口分時復用控制電路，具有以下有益效果 本控制方法從節(jié)省單片機I/O 口的角度出發(fā)，實現(xiàn)了 74HC595和AT24C02B 共用單片機I/0口，分時復用，節(jié)省了單片機I/0 口資源，且控制電路簡單， 降低生產(chǎn)成本。
下面將結(jié)合附圖及實施例對本實用新型作進一步說明，附圖中
圖1是本實用新型一種單片機輸入/輸出口分時復用控制電路的硬件原理圖。
具體實施方式
通用移位寄存器芯片74HC595各個引腳的功能
引腳15、引腳1 引腳7: Q0 Q7，并行數(shù)據(jù)輸出口，即存儲寄存器的數(shù) 據(jù)輸出口；引腳8: GND，電源地；
引腳9: Q7'，串行輸出口，其應該接SPI總線的MISO接口；
引腳10: MR的非，芯片復位端；
引腳ll: SHcp，移位寄存器的時鐘脈沖輸入口；
引腳12: STcp，存儲寄存器的時鐘脈沖輸入口；
引腳13: OE的非，輸出使能端；
引腳14: DS，串行數(shù)據(jù)輸入端；
引腳16: VCC，電源正極。
串行EEPROM芯片AT24C02B各個引腳的功能
引腳1 引腳3: A0 A2，地址線，用于確定芯片的硬件地址；
引腳4: GND，電源地；
引腳5: SDA，串行數(shù)據(jù)輸入/輸出；
引腳6: SCL，串行時鐘脈沖輸入口；
引腳7: WP，寫保護端口，接地時允許芯片執(zhí)行一般的讀寫操作，接電 源端時不允許對器件寫；
引腳8: VCC，電源正極。
如圖1所示，在本實用新型的一種單片機1/0 口分時復用控制電路的硬件 原理圖中，包括微控制單元MCU、芯片74HC595和芯片AT24C02B。 MCU 的I/O 口 Pl與芯片74HC595的引腳14相連，同時與芯片AT24C02B的引腳5 相連，并與上拉電阻R2的一端相連，R2的另一端與+5伏電源相連，+5伏電 源與芯片AT24C02B的引腳8相連；MCU的I/O 口 P2與芯片74HC595的引 腳12相連，并同時與芯片AT24C02B的引腳1相連；MCU的I/O 口 P3與芯 片74HC595的引腳11相連，同時與芯片AT24C02B的引腳6相連，并與上拉 電阻R1的一端相連，Rl的另一端與+5伏電源相連；芯片74HC595的引腳16 和引腳10與+5伏電源相連，弓,8和引腳13與電源地相連；芯片AT24C02B 的引腳2 引腳4和引腳7與電源地相連。
芯片74HC595的工作原理是每當SHcp引腳上升沿到來時，Ds引腳當 前電平值在移位寄存器中左移一位，在下一個上升沿到來時移位寄存器中的所有位都會向左移一位，這樣連續(xù)進行8次，就可以把數(shù)組中每一個數(shù)(8位的 數(shù))送到移位寄存器；然后當STcp引腳上升沿到來時，移位寄存器的值將會 被鎖存到鎖存器里，并從Q0 Q7引腳輸出。
通過程序設定AT24C02B的選通地址為001，即A2=0， A1=0， A0=1。當 需要對AT24C02B進行讀/寫操作時，使單片機I/O 口 P2輸出高電平，即P2 (STcp/AO) =1，此時，雖然芯片74HC595的STcp引腳接P2為高電平，但芯 片74HC595不會有輸出。由于A2、 Al引腳接地，通過A2A1A0=001選定了 芯片AT24C02B，然后可以通過SCL引腳和SDA引腳對芯片AT24C02B進行 讀/寫操作。
當需要對芯片74HC595進行寫操作時，保持單片機I/O 口輸出低電平， 即P2 (STcp/AO) =0。 A2A1A0=000，芯片AT24C02B不能被選通。當Ds引 腳的先后8個狀態(tài)值分別被送到移位寄存器后，使單片機I/O 口 P2由低電平 變?yōu)楦唠娖?，即P2 (STcp/AO) =1，移位寄存器中的8位值將會被鎖存到鎖存 器里，并從Q0 Q7引腳輸出。此時，雖然地址A2A1A0=001使芯片AT24C02B 被選通，但通過程序使P1(DS/SDL)、 P3(SHcp/SCL)均沒有動作，對芯片 AT24C02B沒有影響。
本控制方法通過MCU的3個I/O 口實現(xiàn)了對74HC595和AT24C02B的控制。
權(quán)利要求1、一種單片機I/O口分時復用控制電路，包括一微控制單元和一移位寄存器芯片，微控制單元的第一I/O口與移位寄存器芯片的串行數(shù)據(jù)輸入口相連，第二I/O口與移位寄存器芯片的存儲寄存器的時鐘脈沖輸入口相連，第三I/O口與移位寄存器芯片的移位寄存器的時鐘脈沖輸入口相連，其特征在于，還包括一串行電可擦寫可編程只讀存儲器芯片，其串行數(shù)據(jù)輸入/輸出口與微控制單元的第一I/O口相連，其末位地址線與微控制單元的第二I/O相連，其余地址線與電源地相連，其串行時鐘脈沖輸入口與微控制單元的第三I/O口相連。
2、 根據(jù)權(quán)利要求1所述的單片機I/0 口分時復用控制電路，其特征在于， 所述移位寄存器芯片型號是74HC595。
3、 根據(jù)權(quán)利要求2所述的單片機I/0 口分時復用控制電路，其特征在于， 所述串行電可擦寫可編程只讀存儲器芯片型號是AT24C02B。
4、 根據(jù)權(quán)利要求3所述的單片機I/O 口分時復用控制電路，其特征在于， 還包括第一上拉電阻和第二上拉電阻，所述芯片AT24C02B的串行時鐘脈沖輸 入口通過第一上拉電阻與+5伏電源相連，串行數(shù)據(jù)輸入/輸出腳通過第二上拉 電阻與+5伏電源相連。
專利摘要本實用新型涉及一種單片機I/O口分時復用控制電路，包括一微控制單元和一移位寄存器芯片，微控制單元的第一I/O口與移位寄存器芯片的串行數(shù)據(jù)輸入口相連，第二I/O口與移位寄存器芯片的存儲寄存器的時鐘脈沖輸入口相連，第三I/O口與移位寄存器芯片的移位寄存器的時鐘脈沖輸入口相連，其特征在于，還包括一串行電可擦寫可編程只讀存儲器芯片，其串行數(shù)據(jù)輸入/輸出口與微控制單元的第一I/O口相連，其末位地址線與微控制單元的第二I/O相連，其余地址線與電源地相連，其串行時鐘脈沖輸入口與微控制單元的第三I/O口相連。本實用新型實現(xiàn)單片機I/O口的分時復用，節(jié)省了單片機I/O口資源，控制電路簡單，成本低。
文檔編號G05B19/042GK201149654SQ20072019673
公開日2008年11月12日 申請日期2007年12月29日 優(yōu)先權(quán)日2007年12月29日
發(fā)明者劉建偉, 原 彭, 剛 王, 首召兵 申請人:深圳和而泰智能控制股份有限公司