專利名稱：一種帶隙基準(zhǔn)電壓源啟動(dòng)電路及cmos帶隙基準(zhǔn)電壓源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種帶隙基準(zhǔn)電壓源，更具體地說，涉及一種電路簡(jiǎn)單、低功耗的帶隙 基準(zhǔn)電壓源啟動(dòng)電路及CMOS帶隙基準(zhǔn)電壓源。
背景技術(shù)：
帶隙基準(zhǔn)電壓源是模擬電路中非常重要的一個(gè)模塊電路。由于帶隙基準(zhǔn)是一種幾 乎不依賴溫度和電源的技術(shù)，因此它能夠?yàn)槟M電路系統(tǒng)提供精準(zhǔn)、穩(wěn)定的參考電壓。但在 具體設(shè)計(jì)帶隙基準(zhǔn)電壓源的時(shí)候，除了詳細(xì)考慮其性能參數(shù)指標(biāo)外，還必須考慮到其上電 時(shí)的啟動(dòng)問題。這是由于帶隙基準(zhǔn)電壓源有兩個(gè)可能的平衡點(diǎn)，甚至在一些復(fù)雜的電路實(shí) 現(xiàn)中可能會(huì)存在多個(gè)平衡點(diǎn)。為了避免電源上電的時(shí)候，會(huì)選擇錯(cuò)誤的平衡點(diǎn)，必須增加一 個(gè)啟動(dòng)電路。目前業(yè)內(nèi)比較普遍采用的CMOS帶隙基準(zhǔn)電壓源，其電路架構(gòu)圖如圖1所示。該 CMOS帶隙基準(zhǔn)電壓源電路包括由三極管Q2、電阻R3和三極管Q1、電阻Rl、R2分別組成的 兩條支路以及一個(gè)運(yùn)算放大器Al。其中三極管Ql和三極管Q2的發(fā)射區(qū)-基區(qū)面積之比通 常情況下為8 1。根據(jù)帶隙基準(zhǔn)電壓源的實(shí)際應(yīng)用要求，圖1中的運(yùn)算放大器Al —般采用圖2所示 的P管輸入對(duì)的兩級(jí)運(yùn)算放大器結(jié)構(gòu)。圖2中，晶體管M6和晶體管M7組成的共源放大級(jí)構(gòu)成了該運(yùn)算放大器的第二級(jí)， 其中作為電流源的晶體管M7是負(fù)載管，晶體管M6是放大管。在供電電源剛上電時(shí)，運(yùn)算放 大器Al的兩個(gè)輸入端(V+，V")都是浮空的，當(dāng)V+比Ψ電壓低的時(shí)候，節(jié)點(diǎn)V2就會(huì)比預(yù)定 穩(wěn)態(tài)的電壓要高，那就有可能使得作為電流源的晶體管Μ7的所有電路17會(huì)全部流入到晶 體管Μ6上，即是17 = 16，Iout = 0。同時(shí)Vout的電壓很低，大概的范圍可能在幾十毫伏 到三、四百毫伏左右，并且會(huì)低于三極管Ql和Q2中的Vbe的導(dǎo)通閥值電壓，那么三極管Ql 和Q2就處于關(guān)斷截止?fàn)顟B(tài)，沒有電流流過。因此，就造成該帶隙基準(zhǔn)電壓源不可靠，不能安 全的正常啟動(dòng)，從而導(dǎo)致其他部分電路設(shè)計(jì)失敗。但在實(shí)際應(yīng)用中，解決上述帶隙基準(zhǔn)電壓源啟動(dòng)問題比較常用的解決方案如圖3 所示。其總體構(gòu)思也就是在圖1的基礎(chǔ)上增加一個(gè)比較器CMP的電路，將基準(zhǔn)源的輸出 VREF與三極管Q3的Vbe3做比較，如果基準(zhǔn)源沒有正常啟動(dòng)，那么VREF的電壓則低于導(dǎo)通 的Vbe3電壓，比較器CMP的輸出VOUT為低電平，這時(shí)晶體管MS2就會(huì)導(dǎo)通，有電流流入到 VREF JfVREF進(jìn)行充電，當(dāng)VREF升高到一定電壓時(shí)，三極管Ql和Q2就會(huì)導(dǎo)通。此時(shí)，運(yùn)算 放大器Al會(huì)逐漸正常建立起來，其工作點(diǎn)會(huì)趨于穩(wěn)態(tài)時(shí)的平衡點(diǎn)，同時(shí)，當(dāng)VREF電壓升到 比Vbe3高時(shí)，比較器CMP輸出會(huì)變高，關(guān)斷晶體管MS2，停止對(duì)VREF充電。這樣，基準(zhǔn)源就 可以正常地啟動(dòng)起來了。雖然這種方案可以讓基準(zhǔn)源能正常地啟動(dòng)起來，但是需要額外增加比較器CMP這 部分的電路，而且圖3中的比較器CMP最好是遲滯比較器，這樣就給設(shè)計(jì)帶來難度和風(fēng)險(xiǎn)， 同時(shí)增加的這些電路也會(huì)增加額外的功耗，而基準(zhǔn)源的低功耗性能指標(biāo)是越來越重要的。
3
因此，針對(duì)上述問題，本發(fā)明設(shè)計(jì)一個(gè)穩(wěn)定、可靠而且簡(jiǎn)單、不需要過多額外消耗 的啟動(dòng)電路來解決帶隙基準(zhǔn)電壓源的上電啟動(dòng)問題。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于，針對(duì)現(xiàn)有技術(shù)的上述基準(zhǔn)源的上電啟動(dòng)缺陷，提 供一種帶隙基準(zhǔn)電壓源啟動(dòng)電路及CMOS帶隙基準(zhǔn)電壓源。本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是構(gòu)造一種帶隙基準(zhǔn)電壓源啟動(dòng)電 路，包括一個(gè)運(yùn)算放大器Al，所述運(yùn)算放大器Al包括由晶體管M6和晶體管M7組成的共源 放大級(jí)，該共源放大級(jí)構(gòu)成該運(yùn)算放大器Al的第二級(jí)，晶體管M7的漏極與晶體管M6的漏 極連接，其中，作為電流源的晶體管M7是負(fù)載管，晶體管M6是放大管，還包括源跟隨器A2，該源跟隨器A2由晶體管M8和晶體管M9組成；晶體管M9的源極與 晶體管M7的源極連接，其柵極與晶體管M7的柵極連接，其漏極與晶體管M8的源極連接；晶 體管M8的漏極與晶體管M6的源極連接，其柵極與晶體管M6的漏極連接。本發(fā)明還公開了一種CMOS帶隙基準(zhǔn)電壓源，包括由三極管Q2、電阻R3和三極管 Q1、電阻R1、電阻R2分別組成的兩條支路以及一個(gè)運(yùn)算放大器Al，所述運(yùn)算放大器Al的輸 入端V-和輸出端接于電阻R2的兩端，所述運(yùn)算放大器Al的輸入端V+和輸出端接于電阻 R3的兩端，所述運(yùn)算放大器Al包括由晶體管M6和晶體管M7組成的共源放大級(jí)，該共源放 大級(jí)構(gòu)成該運(yùn)算放大器Al的第二級(jí)，晶體管M7的漏極與晶體管M6的漏極連接，其中，作為 電流源的晶體管M7是負(fù)載管，晶體管M6是放大管；還包括源跟隨器A2，該源跟隨器A2由晶體管M8和晶體管M9組成；晶體管M9的源極與 晶體管M7的源極連接，其柵極與晶體管M7的柵極連接，其漏極與晶體管M8的源極連接；晶 體管M8的漏極與晶體管M6的源極連接，其柵極與晶體管M6的漏極連接。本發(fā)明中，在所述運(yùn)算放大器Al和源跟隨器A2的輸出端接一分壓電阻。本發(fā)明的有益效果是，本發(fā)明所述的帶隙基準(zhǔn)電壓源啟動(dòng)電路穩(wěn)定、可靠，而且電 路簡(jiǎn)單、低功耗，解決了帶隙基準(zhǔn)電壓源的上電啟動(dòng)問題。


下面將結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明，附圖中圖1是CMOS帶隙基準(zhǔn)電壓源的電路架構(gòu)圖；圖2是P管輸入對(duì)的兩級(jí)運(yùn)算放大器的電路架構(gòu)圖；圖3是現(xiàn)有技術(shù)中增加啟動(dòng)電路的CMOS帶隙基準(zhǔn)電壓源的電路架構(gòu)圖；圖4是本發(fā)明改進(jìn)的P管輸入對(duì)的兩級(jí)運(yùn)算放大器的電路架構(gòu)圖。
具體實(shí)施例方式為使對(duì)本發(fā)明的結(jié)構(gòu)特征及所達(dá)成的功效有更進(jìn)一步的了解與認(rèn)識(shí)，用以較佳的 實(shí)施例及附圖配合詳細(xì)的說明，說明如下如圖1、圖2、圖4所示，本發(fā)明的一個(gè)優(yōu)選實(shí)施例中，一種CMOS帶隙基準(zhǔn)電壓源包 括由三極管Q2、電阻R3和三極管Ql、電阻Rl、電阻R2分別組成的兩條支路以及一個(gè)運(yùn)算放
4大器Al和源跟隨器A2。其中，所述運(yùn)算放大器Al的輸入端V-和輸出端接于電阻R2的兩端，所述運(yùn)算放 大器Al的輸入端V+和輸出端接于電阻R3的兩端。其中，運(yùn)算放大器Al包括由晶體管M6和晶體管M7組成的共源放大級(jí)，該共源放 大級(jí)構(gòu)成該運(yùn)算放大器Al的第二級(jí)，晶體管M7的漏極與晶體管M6的漏極連接，作為電流 源的晶體管M7是負(fù)載管，晶體管M6是放大管。其中，源跟隨器A2由晶體管M8和晶體管M9組成，晶體管M9的源極與晶體管M7 的源極連接，其柵極與晶體管M7的柵極連接，其漏極與晶體管M8的源極連接；晶體管M8的 漏極與晶體管M6的源極連接，其柵極與晶體管M6的漏極連接。作為電流源的晶體管M9是 負(fù)載管，該晶體管M8的閥值電壓高于三極管Q1、Q2的導(dǎo)通閥值電壓，并且該晶體管M9的電 流19的一部分流到基準(zhǔn)源的輸出Iout以提供基準(zhǔn)源的上電啟動(dòng)。參照于圖1、圖2所示的電路可知，本發(fā)明所述的帶隙基準(zhǔn)電壓源啟動(dòng)電路是在圖 2的基礎(chǔ)上進(jìn)行改進(jìn)，即對(duì)運(yùn)算放大器Al的基礎(chǔ)上進(jìn)行改進(jìn)，在兩級(jí)運(yùn)算放大器Al的電路 中增加源跟隨器A2這一級(jí)。該源跟隨器A2除了可以實(shí)現(xiàn)基準(zhǔn)源的上電啟動(dòng)作用外，還能 夠?qū)崿F(xiàn)驅(qū)動(dòng)低阻抗負(fù)載，起得一個(gè)電壓緩沖器的作用。當(dāng)然，為了得到幾組不同電壓的參考 電壓，還可以直接在運(yùn)算放大器Al和源跟隨器A2的輸出端接一分壓電阻。下面將闡述基 準(zhǔn)源上電驅(qū)動(dòng)的工作原理。因?yàn)樵趯?shí)際設(shè)計(jì)中，晶體管M8的閾值電壓VthS要比此處三極管Ql、Q2中Vbe的導(dǎo) 通閥值電壓要高，并且作為電流源的晶體管M9的電流19的一部分電流流到圖1中的lout， 當(dāng)圖1中的運(yùn)算放大器Al的輸出電壓VREF高于三極管Ql和三極管Q2中Vbe的導(dǎo)通閾值 電壓，使得由三極管Q2、電阻R3和三極管Q1、電阻Rl、R2分別組成的兩條支路導(dǎo)通以解決 基準(zhǔn)源的啟動(dòng)問題。由此可見，晶體管M8可以很好的起到了啟動(dòng)的作用。本發(fā)明的技術(shù)方案具有這些 優(yōu)點(diǎn)穩(wěn)定，可靠而且盡可能簡(jiǎn)單，易于設(shè)計(jì)實(shí)現(xiàn)，同時(shí)也不需要過多額外功耗，廣泛適用于 模擬電路中的CMOS帶隙基準(zhǔn)電壓源中，用于解決其上電啟動(dòng)問題。最后應(yīng)說明的是，以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照 較佳實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)說明，例如本發(fā)明采用了 P管輸入對(duì)的兩級(jí)運(yùn)算放大器作 為較佳實(shí)施例進(jìn)行說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對(duì)本發(fā)明的技術(shù)方案進(jìn)行 修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利 要求范圍當(dāng)中。
權(quán)利要求
1.一種帶隙基準(zhǔn)電壓源啟動(dòng)電路，包括一個(gè)運(yùn)算放大器Al，所述運(yùn)算放大器Al包括由 晶體管M6和晶體管M7組成的共源放大級(jí)，該共源放大級(jí)構(gòu)成該運(yùn)算放大器Al的第二級(jí)， 晶體管M7的漏極與晶體管M6的漏極連接，其中，作為電流源的晶體管M7是負(fù)載管，晶體管 M6是放大管，其特征在于，還包括源跟隨器A2，該源跟隨器A2由晶體管M8和晶體管M9組成；晶體管M9的源極與晶體 管M7的源極連接，其柵極與晶體管M7的柵極連接，其漏極與晶體管M8的源極連接；晶體管 M8的漏極與晶體管M6的源極連接，其柵極與晶體管M6的漏極連接。
2.根據(jù)權(quán)利要求1所述的帶隙基準(zhǔn)電壓源啟動(dòng)電路，其特征在于，在所述運(yùn)算放大器 Al和源跟隨器A2的輸出端接一分壓電阻。
3.一種CMOS帶隙基準(zhǔn)電壓源，包括由三極管Q2、電阻R3和三極管Q1、電阻R1、電阻R2 分別組成的兩條支路以及一個(gè)運(yùn)算放大器Al，所述運(yùn)算放大器Al的輸入端V-和輸出端接 于電阻R2的兩端，所述運(yùn)算放大器Al的輸入端V+和輸出端接于電阻R3的兩端，所述運(yùn)算 放大器Al包括由晶體管M6和晶體管M7組成的共源放大級(jí)，該共源放大級(jí)構(gòu)成該運(yùn)算放大 器Al的第二級(jí)，晶體管M7的漏極與晶體管M6的漏極連接，其中，作為電流源的晶體管M7 是負(fù)載管，晶體管M6是放大管，其特征在于，還包括源跟隨器A2，該源跟隨器A2由晶體管M8和晶體管M9組成；晶體管M9的源極與晶體 管M7的源極連接，其柵極與晶體管M7的柵極連接，其漏極與晶體管M8的源極連接；晶體管 M8的漏極與晶體管M6的源極連接，其柵極與晶體管M6的漏極連接。
4.根據(jù)權(quán)利要求3所述的CMOS帶隙基準(zhǔn)電壓源，其特征在于，在所述運(yùn)算放大器Al和 源跟隨器A2的輸出端接一分壓電阻。
全文摘要
本發(fā)明涉及一種帶隙基準(zhǔn)電壓源啟動(dòng)電路及CMOS帶隙基準(zhǔn)電壓源，包括一個(gè)運(yùn)算放大器A1，所述運(yùn)算放大器A1包括由晶體管M6和晶體管M7組成的共源放大級(jí)，該共源放大級(jí)構(gòu)成該運(yùn)算放大器A1的第二級(jí)，晶體管M7的漏極與晶體管M6的漏極連接，其中，作為電流源的晶體管M7是負(fù)載管，晶體管M6是放大管，還包括源跟隨器A2，該源跟隨器由晶體管M8和晶體管M9組成，其中，作為電流源的晶體管M9是負(fù)載管。本發(fā)明所述的帶隙基準(zhǔn)電壓源啟動(dòng)電路穩(wěn)定、可靠，而且電路簡(jiǎn)單、低功耗，解決了帶隙基準(zhǔn)電壓源的上電啟動(dòng)問題。
文檔編號(hào)G05F3/16GK102004516SQ20091018994
公開日2011年4月6日 申請(qǐng)日期2009年9月1日 優(yōu)先權(quán)日2009年9月1日
發(fā)明者梁仁光, 胡勝發(fā) 申請(qǐng)人:安凱(廣州)微電子技術(shù)有限公司