專利名稱：高階溫度補(bǔ)償帶隙基準(zhǔn)電路的制作方法
技術(shù)領(lǐng)域：
實(shí)用新型涉及一種高階溫度補(bǔ)償帶隙基準(zhǔn)電路，屬于電源技術(shù)領(lǐng)域，具 體涉及一種基于電路工作狀態(tài)點(diǎn)控制的高階溫度補(bǔ)償帶隙基準(zhǔn)電路。
背景技術(shù)：
隨著電路系統(tǒng)結(jié)構(gòu)的進(jìn)一步復(fù)雜化，對(duì)模擬電路的基本模塊要求越來越
高，如A/D、 D/A、鎖相環(huán)、濾波器電路提出了更高速度、更高精度的要求。 在這些才莫塊電路中一般都需要一電壓或電流基準(zhǔn)電路，能為系統(tǒng)提供不隨溫 度和電源變化的電壓或電流源。帶隙基準(zhǔn)因具有低溫度系數(shù)、高電源抑制比 以及與傳統(tǒng)CMOS工藝相兼容等優(yōu)點(diǎn)而獲得了廣泛的應(yīng)用和研究。
現(xiàn)有的電壓模帶隙基準(zhǔn)基于兩個(gè)三極管基極與發(fā)射極電壓的差A(yù)FeE正 溫度系數(shù)(PTAT)電壓與三極管基極與發(fā)射極電壓兩端電壓負(fù)溫度系數(shù) (IPTAT)線性補(bǔ)償?shù)脑恚?一階線性補(bǔ)償后仍殘留一定的溫度系數(shù)，典型的 溫度系數(shù)為7ppm/。C以上，電源抑制比(PSRR)在33dB左右。隨著精度要 求的不斷提高， 一階補(bǔ)償?shù)臏囟认禂?shù)指標(biāo)難以滿足高性能模擬電路的要求。 高階溫度補(bǔ)償能實(shí)現(xiàn)較低的溫度系數(shù)，高階溫度補(bǔ)償一般是利用多路補(bǔ)償電 流疊加以實(shí)現(xiàn)低溫度系數(shù)的基準(zhǔn)電路。但高階補(bǔ)償電路復(fù)雜，芯片占用面積 較大。另外在已有的各類高階補(bǔ)償結(jié)構(gòu)中，均無法克服工藝漂移對(duì)系統(tǒng)性能 的嚴(yán)重影響，基準(zhǔn)溫度系數(shù)的最大漂移達(dá)到數(shù)十倍之巨，其性能和工藝穩(wěn)定 性甚至還不如相應(yīng)的一階線性補(bǔ)償基準(zhǔn)，嚴(yán)重限制了高階補(bǔ)償技術(shù)的應(yīng)用由 于上述因素的影響，所以在實(shí)際使用中尤其在低成本芯片中較少使用。

實(shí)用新型內(nèi)容
本實(shí)用新型所要解決的技術(shù)問題是針對(duì)一種基于負(fù)反饋偏置控制的帶 隙基準(zhǔn)電路，通過基于MOS管寬長比W/L失配控制的參數(shù)設(shè)計(jì)，提出了一 種基于電路工作狀態(tài)點(diǎn)控制的溫度系數(shù)補(bǔ)償方法，實(shí)現(xiàn)了高階溫度補(bǔ)償特 性，在保持較高電源抑制比的基礎(chǔ)上進(jìn)一步提高了電路工藝實(shí)現(xiàn)的健壯性。 以上結(jié)構(gòu)對(duì)電壓才莫和電流模帶隙基準(zhǔn)均能適用，滿足了更廣范圍下對(duì)高性能 基準(zhǔn)的應(yīng)用需要。
本實(shí)用新型為實(shí)現(xiàn)上述目的，釆用如下技術(shù)方案
本實(shí)用新型高階溫度補(bǔ)償帶隙基準(zhǔn)電路，其特征在于包括帶隙基準(zhǔn)主電 路、反饋控制回路和輸出電路，其中帶隙基準(zhǔn)主電路由六個(gè)PMOS管、兩個(gè) NMOS管、三個(gè)電阻和兩個(gè)PNP三極管構(gòu)成，反饋控制回路由兩個(gè)PMOS管、兩個(gè)NMOS管和兩個(gè)PNP三極管構(gòu)成，輸出電路由兩個(gè)PMOS管和四 個(gè)電阻組成；
帶隙基準(zhǔn)主電路第一 PMOS管和第三PMOS管的源極分別接電源， 第一 PMOS管的柵極分別接第三PMOS管的柵極、第二 PMOS管的漏極和 第一NMOS管的漏極，第一 PMOS管的漏極接第零PMOS管的源極，第三 PMOS管的漏極接第二PMOS管的源極，第零PMOS管的漏極接第零NMOS 管的漏極，第零PMOS管的柵極接第二 PMOS管的柵極，第零NMOS管的 柵極接第一NMOS管的柵極，第零NMOS管的源極分別接第一電阻和第七 電阻的一端，第一NMOS管的源極分別接第一PNP三極管的發(fā)射極和第六 電阻的一端，第一電阻的另一端接第零PNP三極管的發(fā)射極，第七電阻的 另一端分別與第零PNP三極管的集電極和基才及、第一 PNP三極管的集電極 和基極、第六電阻的另一端連接接地；
反饋控制回路第六PMOS管和第七PMOS管的源極分別接電源，第 六PMOS管的柵極分別接第零PMOS管的柵極、第二 NMOS管的漏極和第 六PMOS管的漏極，第七PMOS管的柵極接第零PMOS管(PMO)的漏極， 第七PMOS管的漏極分別接第三NMOS管的漏極和柵極、第一 NMOS管的 柵極和第二NMOS管的柵極，第三NMOS管的源極接第三PNP管的發(fā)射極， 第二 NMOS管的源極接第二 PNP管的發(fā)射極，第三PNP管的集電極分別與 第三PNP管的基極、第二PNP管的基極和集電極連接接地；
輸出電路第五PMOS管的源極接電源，第五PMOS管的漏極接第四 PMOS管的源極，第五PMOS管的柵極接第一 PMOS管的柵極，第四PMOS 管的漏極依次串接第二電阻、第三電阻、第四電阻、第五電阻后接地，第四 PMOS管的柵極接第零PMOS管的柵極。
本實(shí)用新型電路具有較低的溫度系數(shù)、較高的電源抑制比同時(shí)具有較高 的工藝穩(wěn)定性?；?.5|um標(biāo)準(zhǔn)CMOS工藝的仿真結(jié)果表明，在 -55。C 125。C溫度范圍內(nèi)基準(zhǔn)電壓溫度系數(shù)為1.24ppm/°C，并具有非常好的 工藝穩(wěn)定性。同時(shí)在PSRR和溫度系數(shù)之間存在一定得折衷關(guān)系。在低頻范 圍內(nèi)電源抑制比可達(dá)46.3dB以上。


圖1本實(shí)用新型所述的高階溫度補(bǔ)償電路結(jié)構(gòu)圖2本實(shí)用新型中溫度補(bǔ)償?shù)耐不Ｐ蛨D3圖1所示基準(zhǔn)電路的輸出電壓的溫度特性圖4圖1所示基準(zhǔn)電路的輸出電壓的PSRR特性圖5圖l所示基準(zhǔn)電路的輸出電壓工藝穩(wěn)定性的特性圖。
具體實(shí)施方式
以下結(jié)合附圖對(duì)實(shí)用新型的4支術(shù)方案進(jìn)行詳細(xì)說明由圖1中，若基準(zhǔn)主電路中的電流鏡完全匹配，兩個(gè)支路Q0與Ql中 的電流相等，則可以得到
<formula>formula see original document page 5</formula>
式中N為Q0與Ql面積之比，VT為熱電壓。K為輸出電路中的電流 鏡傳輸系統(tǒng)。i 艦為基準(zhǔn)輸出轉(zhuǎn)換電阻，即及艦=及3+及4+及5。若考慮^b的 非線性溫度特性以及實(shí)際應(yīng)用中兩個(gè)支路電流的失配則上式應(yīng)進(jìn)行修正。
根據(jù)J^b的非線性溫度特性
<formula>formula see original document page 5</formula>(2)
式中Foo為OK下硅材料的帶隙電壓，典型值為1.205V,常溫7^300K， y、 a分別為與三極管基區(qū)空穴遷移率和集電極電流指數(shù)溫度系數(shù)相關(guān)的系 數(shù)。帶隙電壓Fa(7)的非線性溫度系數(shù)可表示為<formula>formula see original document page 5</formula>(3)
式中ra(rG)=3FG/3r、 rc2(FG)-aVc/3^分別為Fo(r)的一階與二階溫度 系數(shù)，以上溫度系數(shù)經(jīng)計(jì)算均小于o的負(fù)溫度系數(shù)?？紤]到實(shí)際電路中Qo
與Qi支路的電流失配，輸出PTAT電壓修正為
r打AT =mrTln(W.O (4) 式中m為電阻比與輸出電流鏡傳輸系數(shù)決定的比例常數(shù)，常溫下熱電壓 Fx=H^=26mV,其中k為玻爾茲曼常數(shù)、T為絕對(duì)溫度、q為空間電荷量。 /c=/cl//Co。當(dāng)支路電流/co(7)相對(duì)/d(7)存在微小的失配A/(7)時(shí)，即 /co(7y/C1(7)=l-A/(7>7cl(7)。考慮到電阻的溫度特性有
R(T) = R 。 [ 1 + TC1 (T - T。) + TC2 (T - T。)] (5)
式中Td、 TC2分別表示電阻的一階和二階溫度系數(shù)，T為絕對(duì)溫度， To為參考溫度，通常對(duì)應(yīng)于一階基準(zhǔn)的零溫度系數(shù)溫度點(diǎn)。TC1和TC2分 別在常溫和高溫范圍內(nèi)起作用。
根據(jù)x~^0時(shí)ln(l-x》jc的近似關(guān)系，則引入的非線性高階補(bǔ)償電壓Vnl
為
r肌-k^i 朋Fo[i+:rCi(r—r0)+rc2(r—r0)2] (6)
由于AI和電阻的溫度特性都是溫度的函數(shù)，對(duì)(6)式微分可以得到
~=丄Uw [i+rq (Ar+!)+rc2Ar(Ar+2 !)] (7)
設(shè)TCAI=3AI/aT在整個(gè)溫度區(qū)間控制TCAI為正溫度系數(shù)特性，Vnl提供 的一階、二階和三階補(bǔ)償分別由TCAI、 TdTC^ATeffl和TC2TCAIATATea2決 定，其中ATeff^AT+AI/TCM、 MWi-AT+2AI/TCap AI/TC^^Ut有效溫度范圍 產(chǎn)生影響。同時(shí)在高溫范圍內(nèi)含有電阻一階線性溫度系數(shù)項(xiàng)TdTQyATeff！ 的作用可以忽略，TCa!和TC2TCAiATATeffi項(xiàng)貢獻(xiàn)溫度系數(shù)占主導(dǎo)地位。在常溫及低溫范圍內(nèi)TdTC^ATeffl為起主要作用。
通過環(huán)路控制及PM7和PM3兩管W/L關(guān)系的設(shè)計(jì)，可使Vo^Vd， VA 略高于Vs的微小電壓失調(diào)使ICo<Icl，即AIX),則在整個(gè)溫度范圍內(nèi) △I/TCAI>0。當(dāng)采用多晶高阻時(shí)，TdO而Tc2〉0。中高溫范圍內(nèi)ATX),占主 導(dǎo)地位的TC^和TC2TC^ATATeffi均大于0為正溫度特性。因此，基于環(huán)路 控制在高溫范圍內(nèi)產(chǎn)生一個(gè)自適應(yīng)的正溫度系數(shù)補(bǔ)償電壓。在中低溫范圍內(nèi) AT<0，此時(shí)占主導(dǎo)地位的TQTC^ATeffl呈現(xiàn)負(fù)溫度系數(shù)特性，該負(fù)溫度系 數(shù)可以由 一 階線性正溫度系數(shù)補(bǔ)償量VTlnN進(jìn)行補(bǔ)償。通過VNL提供的 一 階、 二階和三階項(xiàng)溫度系數(shù)的相互配合，能夠在一個(gè)較寬的溫度范圍內(nèi)實(shí)現(xiàn)極低 的溫度系數(shù)。
如圖2所示，在整個(gè)溫區(qū)變化范圍內(nèi)，若控制電位Fco略大于FC1，由 于PMOS cascode電流鏡強(qiáng)制電流相等作用使得NM0， NM1源極電位發(fā)生 較小的變化從而使得三極管QO, Ql中電流隨著溫度變化得到電流微小變化 量A/(7)X),利用該高階補(bǔ)償量能夠?qū)鶞?zhǔn)中的殘余非線性負(fù)溫度系數(shù)進(jìn)行有 效補(bǔ)償。由于PMOS電流鏡和反饋環(huán);洛電流都表現(xiàn)為PTAT特性，PM3柵壓 Fa將隨溫度而變化，同時(shí)Fco的溫度變化特性與Fd近似同步，使失配電流 項(xiàng)的補(bǔ)償近似恒定為PTAT性質(zhì)不變。
值得注意的是，AVBE偏置電路PTAT電流隨溫度變化的增量與主電路 NM0/NM1中PTAT溫度變化的增量均由NM2/NM3與NMO/NM1的寬長比 決定。由于i la、 i lb支路中電流不可能為理想零溫度系數(shù)，設(shè)計(jì)中要求 中PTAT電流隨溫度變化的增量A^與環(huán)路控制支路PTAT變化的增量A/r比 值，應(yīng)等于NM0(NM1)與NM2(NM3)寬長比之比。
因此，基于電路工作點(diǎn)狀態(tài)的可控設(shè)計(jì)實(shí)現(xiàn)高階溫度系數(shù)補(bǔ)償量的穩(wěn)定 控制，將明顯抑制基準(zhǔn)的溫度系數(shù)，實(shí)現(xiàn)高階補(bǔ)償性能。
Fptat中的失調(diào)補(bǔ)償量lnr應(yīng)與高階非線性剩余溫度系數(shù)量相匹配，非線 性失調(diào)在整個(gè)溫區(qū)內(nèi)的非均勻補(bǔ)償作用，要求一階補(bǔ)償?shù)姆菍?duì)稱溫度特性與 之互補(bǔ)匹配，以〗吏基于失配控制的高階補(bǔ)償后恢復(fù)溫度曲線的對(duì)稱分布，最 終得到最低的溫度系數(shù)。
A. O-a)Frln(77ro)項(xiàng)中，/=4-"， w為PN結(jié)發(fā)射區(qū)中載流子遷移率的溫 度指數(shù)系數(shù)，與襯底濃度M射區(qū)濃度有關(guān)，變化范圍為0.8 2,輕摻雜下 w值較高。由于a-l-aR^-rcR77()，其中rcR為電阻的一階溫度系數(shù)。對(duì)于正
溫度系數(shù)電阻，tcrO電阻指數(shù)溫度系數(shù)cKO，產(chǎn)wo;只有rcRO的負(fù)溫度
電阻值才能有效提高a數(shù)值。對(duì)于負(fù)溫度系數(shù)電阻，由于；w一2，只有在aR<-l
時(shí)，才有可能實(shí)現(xiàn)產(chǎn)oKO,當(dāng)r提高或"r負(fù)溫度系數(shù)不足時(shí)，只能出現(xiàn)產(chǎn)^0
的狀態(tài)。因此，采用負(fù)溫度系數(shù)較高的多晶電阻以減小產(chǎn)or值，能在一定程 度上降低一階4Hf嘗電壓基準(zhǔn)中殘余的非線性溫度系數(shù)。由于無法通過產(chǎn)^0 的控制方式徹底消除以上非線性溫度系數(shù)，只有利用失配的高階補(bǔ)償控制。
B. 對(duì)于帶隙電壓Fo的的非線性負(fù)溫度系數(shù)來說， 一階和二階負(fù)溫度系數(shù)為
71 (〖。=A T 2 + 77r" ")
CI V G / yi i + yi y ^ 、 /
"gr。(i+r/7;) 、
式中X=0.473mV/K，參考溫度ra=638K。 rd(F(j)近似具有常系數(shù)性質(zhì)，
可參與一階線性補(bǔ)償；而rc2(Fo)的數(shù)值則隨溫度增加而下降，成為高階非
線性補(bǔ)償?shù)膶?duì)象。
A中非線性溫度項(xiàng)在高低溫區(qū)下的溫度系數(shù)極性不同，低溫區(qū)為正溫 度系數(shù)，進(jìn)入高溫區(qū)域則轉(zhuǎn)變?yōu)樨?fù)溫度系數(shù)。非對(duì)稱一階補(bǔ)償適當(dāng)增加負(fù)溫 度系數(shù)量，可進(jìn)一步補(bǔ)償A中非線性項(xiàng)在低溫區(qū)內(nèi)的正溫度系數(shù)，使低溫區(qū) 溫度系數(shù)降低；而在高溫區(qū)內(nèi)A中的非線性負(fù)溫度系數(shù)與KG(7)的負(fù)溫度系 數(shù)均可利用非線性失配電流的正溫度系數(shù)進(jìn)行補(bǔ)償，降低高溫區(qū)溫度系數(shù)， 最終實(shí)現(xiàn)在全溫區(qū)范圍內(nèi)基準(zhǔn)溫度系數(shù)的高階補(bǔ)償特性。
對(duì)于電流鏡的失配，通常條件下失配對(duì)高精度基準(zhǔn)產(chǎn)生的不良影響，但 在電流鏡失配數(shù)值與極性精確可控的條件下，工作點(diǎn)失配產(chǎn)生的非線性電流 量可成為實(shí)現(xiàn)高階補(bǔ)償控制的有效方法。根據(jù)Pdgrom筒化模型，在MOS 管面積不變的條件下，通過增加MOS管的有效面積可有效控制失配大?。?此外，將電流鏡中的一個(gè)MOS管分裂為若干相同子單元的并聯(lián)實(shí)現(xiàn)方式， 同樣有助于控制電流鏡的自身失配水平。在由電流方程推導(dǎo)出的電流鏡偏差 公式中，電流相同時(shí)W和L的選取應(yīng)優(yōu)化其過驅(qū)動(dòng)電壓，以此提高電流鏡 的電流匹配精度。電路參數(shù)的優(yōu)化選取可既然以控制匹配精度，同樣也能控 制失配的精度。
圖3為圖1所示電路^RE產(chǎn)120mV的輸出溫度特性曲線，從圖中可以得 到在-55。C 125。C溫度范圍內(nèi)基準(zhǔn)電壓溫度系數(shù)為1.24ppm/°C。
圖4為圖1所示電路的PSRR特性曲線，該帶隙基準(zhǔn)的最小工作電壓為 2.1V,在電源電壓線性變化范圍內(nèi)的基準(zhǔn)變化量僅為0.2mV，其PSRR絕對(duì) 值為46.3dB。
由于采用內(nèi)部負(fù)反饋M于電路內(nèi)部工作狀態(tài)點(diǎn)的控制，本實(shí)用新型提 出的電路本質(zhì)為以一階補(bǔ)償結(jié)構(gòu)性質(zhì)以獲得高階補(bǔ)償?shù)男Ч?，因此工藝健?性相對(duì)于其它類型的高階補(bǔ)償結(jié)構(gòu)得到明顯的提高。在給定的-55。C 125。C 全溫區(qū)范圍內(nèi)，對(duì)TT、 SS、 SF、 FS、 FF五種典型工藝角下的基準(zhǔn)溫度特性 進(jìn)行的仿真驗(yàn)證，其溫度系數(shù)分別為1.24、 8.61、 8.48、 5.07和12.6ppm/°C， 最大工藝漂移下的溫度系數(shù)變化可控制在10倍以內(nèi)。圖5給出了 TT條件下 的基準(zhǔn)溫度系數(shù)隨不同工藝角的變化關(guān)系，當(dāng)TT典型工藝下的溫度系數(shù)數(shù)在 3.7 6.5ppm/。C范圍內(nèi)時(shí)，各個(gè)工藝角的溫度系數(shù)最為穩(wěn)定，最大工藝角偏差 可控制^55%以下。
權(quán)利要求1、一種高階溫度補(bǔ)償帶隙基準(zhǔn)電路，其特征在于包括帶隙基準(zhǔn)主電路、反饋控制回路和輸出電路，其中帶隙基準(zhǔn)主電路由六個(gè)PMOS管、二個(gè)NMOS管、三個(gè)電阻和兩個(gè)PNP三極管構(gòu)成，反饋控制回路由兩個(gè)PMOS管、二個(gè)NMOS管和兩個(gè)PNP三極管構(gòu)成，輸出電路由兩個(gè)PMOS管和四個(gè)電阻組成；帶隙基準(zhǔn)主電路第一PMOS管(PM1)和第三PMOS管(PM3)的源極分別接電源(VDD)，第一PMOS管(PM1)的柵極分別接第三PMOS管(PM3)的柵極、第二PMOS管(PM2)的漏極和第一NMOS管(NM1)的漏極，第一PMOS管(PM1)的漏極接第零PMOS管(PM0)的源極，第三PMOS管(PM3)的漏極接第二PMOS管(PM2)的源極，第零PMOS管(PM0)的漏極接第零NMOS管(NM0)的漏極，第零PMOS管(PM0)的柵極接第二PMOS管(PM2)的柵極，第零NMOS管(NM0)的柵極接第一NMOS管(NM1)的柵極，第零NMOS管(NM0)的源極分別接第一電阻(R0)和第七電阻(R1b)的一端，第一NMOS管(NM1)的源極分別接第一PNP三極管(Q1)的發(fā)射極和第六電阻(R1a)的一端，第一電阻(R0)的另一端接第零PNP三極管(Q0)的發(fā)射極，第七電阻(R1b)的另一端分別與第零PNP三極管(Q0)的集電極和基極、第一PNP三極管(Q1)的集電極和基極、第六電阻(R1a)的另一端連接接地；反饋控制回路第六PMOS管(PM6)和第七PMOS管(PM7)的源極分別接電源(VDD)，第六PMOS管(PM6)的柵極分別接第零PMOS管(PM0)的柵極、第二NMOS管(NM2)的漏極和第六PMOS管(PM6)的漏極，第七PMOS管(PM7)的柵極接第零PMOS管(PM0)的漏極，第七PMOS管(PM7)的漏極分別接第三NMOS管(NM3)的漏極和柵極、第一NMOS管(NM1)的柵極和第二NMOS管(NM2)的柵極，第三NMOS管(NM3)的源極接第三PNP管(Q3)的發(fā)射極，第二NMOS管(NM2)的源極接第二PNP管(Q2)的發(fā)射極，第三PNP管(Q3)的集電極分別與第三PNP管(Q3)的基極、第二PNP管(Q2)的基極和集電極連接接地；輸出電路第五PMOS管(PM5)的源極接電源(VDD)，第五PMOS管(PM5)的漏極接第四PMOS管(PM4)的源極，第五PMOS管(PM5)的柵極接第一PMOS管(PM1)的柵極，第四PMOS管(PM4)的漏極依次串接第二電阻(R2)、第三電阻(R3)、第四電阻(R4)、第五電阻(R5)后接地，第四PMOS管(PM4)的柵極接第零PMOS管(PM0)的柵極。
專利摘要本實(shí)用新型公布了一種高階溫度補(bǔ)償帶隙基準(zhǔn)電路，包括帶隙基準(zhǔn)主電路、反饋控制回路和輸出電路，其中帶隙基準(zhǔn)主電路由六個(gè)PMOS管、二個(gè)NMOS管、三個(gè)電阻和兩個(gè)PNP三極管構(gòu)成，反饋控制回路由兩個(gè)PMOS管、二個(gè)NMOS管和兩個(gè)PNP三極管構(gòu)成，輸出電路由兩個(gè)PMOS管和四個(gè)電阻組成。本實(shí)用新型電路具有較低的溫度系數(shù)、較高的電源抑制比同時(shí)具有較高的工藝穩(wěn)定性。
文檔編號(hào)G05F3/16GK201435019SQ20092004726
公開日2010年3月31日 申請(qǐng)日期2009年7月7日 優(yōu)先權(quán)日2009年7月7日
發(fā)明者金 吳, 姚建楠, 王永壽, 霞 趙, 鄭麗霞 申請(qǐng)人:東南大學(xué)