專利名稱：一種運(yùn)動軌跡控制卡的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及工業(yè)工控領(lǐng)域，特別涉及一種運(yùn)動軌跡控制卡。
背景技術(shù)：
運(yùn)動控制卡是一種安裝在PC機(jī)中專門用于步進(jìn)和伺服電機(jī)控制的板卡。它與PC 機(jī)構(gòu)成主從式控制結(jié)構(gòu)PC機(jī)負(fù)責(zé)人機(jī)界面的管理和其它軟件運(yùn)行工作，如鍵盤和鼠標(biāo) 的輸入、圖形顯示、網(wǎng)絡(luò)通訊、圖像處理、工程圖紙?zhí)幚淼裙ぷ?；而運(yùn)動控制卡負(fù)責(zé)運(yùn)動控制 方面的所有細(xì)節(jié)工作，如電機(jī)的脈沖和方向信號的輸出、電機(jī)速度自動升降處理、直線插 補(bǔ)和圓弧插補(bǔ)、原點(diǎn)及限位、數(shù)字式I/O控制等。而運(yùn)動軌跡控制是運(yùn)動控制中的高級功能，廣泛應(yīng)用于金屬加工、激光切割、激光 焊接、激光打標(biāo)、電子產(chǎn)品封裝、機(jī)器人等自動化加工設(shè)備中。現(xiàn)有技術(shù)中，運(yùn)動控制卡多采用進(jìn)口的運(yùn)動控制專用芯片ASIC，PCI總線接口采 用專用PCI橋芯片?，F(xiàn)有技術(shù)中的主要問題是運(yùn)動控制卡上無CPU模塊，所以軌跡控制功 能較弱，且功能無法添加、修改，產(chǎn)品的價格較高。近年來，運(yùn)動控制卡已經(jīng)發(fā)展到了基于PCI總線的以DSP和FPGA作為核心處理器 的運(yùn)動控制卡，但需要同時借助DSP和FPGA兩個部件才能完成運(yùn)動控制的運(yùn)算，結(jié)構(gòu)較為 復(fù)雜，且成本較高。

實(shí)用新型內(nèi)容本實(shí)用新型提供了一種運(yùn)動軌跡控制卡，可通過以PCI總線進(jìn)行運(yùn)動軌跡控制。本實(shí)用新型采用了如下技術(shù)方案一方面，本實(shí)用新型公開了一種運(yùn)動軌跡控制卡包括FPGA電路和PCI總線接口， 其中，所述FPGA電路通過所述PCI總線接口與PCI總線相連；控制終端發(fā)送的控制命令經(jīng)PCI總線，通過PCI總線接口發(fā)送至所述FPGA電路， FPGA電路接收所述控制命令后，對控制命令進(jìn)行分析、處理，依據(jù)控制命令控制電機(jī)的運(yùn)動。上述的運(yùn)動軌跡控制卡的一個實(shí)施例中，所述FPGA電路包括軟核CPU和運(yùn)動控制 模塊，所述軟核CPU用于接收所述控制指令，并對控制命令進(jìn)行分析和處理后，將控制命令 發(fā)送至所述運(yùn)動控制模塊。上述的運(yùn)動軌跡控制卡的一個實(shí)施例中，所述運(yùn)動控制模塊包括時鐘子模塊、接 口子模塊、通用I/O接口、中斷電路、緩存子模塊、預(yù)置計(jì)數(shù)器、邏輯運(yùn)算子模塊、減速點(diǎn)控 制子模塊、加減速控制子模塊、分頻子模塊、倍頻子模塊、脈沖輸出子模塊、直線和圓弧插補(bǔ) 子模塊；其中，所述時鐘子模塊用于為運(yùn)動控制模塊的各個子模塊提供時鐘脈沖；所述接口子模塊將所述軟核CPU輸出的控制命令發(fā)送至緩存子模塊；所述緩存子模塊存放控制命令；
3[0015]所述預(yù)置計(jì)數(shù)器輸出計(jì)數(shù)脈沖至減速點(diǎn)控制子模塊和加減速控制子模塊；所述通用I/O接口和所述中斷電路分別與邏輯運(yùn)算子模塊相連；所述邏輯運(yùn)算子模塊輸出控制命令至減速點(diǎn)控制子模塊，控制其輸出；所述加減速控制子模塊的輸出信號通過分頻子模塊分頻后進(jìn)入倍頻子模塊，倍頻 子模塊產(chǎn)生高頻脈沖，通過脈沖輸出子模塊輸出高頻脈沖，實(shí)現(xiàn)高頻脈沖控制；同時，所述脈沖輸出子模塊輸出脈沖至直線和圓弧插補(bǔ)子模塊，通過直線和圓弧 插補(bǔ)子模塊輸出，控制電機(jī)的直線和圓弧插補(bǔ)。上述的運(yùn)動軌跡控制卡的一個實(shí)施例中，所述緩存子模塊中存放最多512條控制 指令。與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果在于本實(shí)用新型的運(yùn)動軌跡控制卡包括FPGA電路和PCI總線接口，其中，所述FPGA電 路通過所述PCI總線接口與PCI總線相連；控制終端發(fā)送的控制命令經(jīng)PCI總線，通過PCI 總線接口發(fā)送至所述FPGA電路，F(xiàn)PGA電路接收所述控制命令后，對控制命令進(jìn)行分析、處 理，依據(jù)控制命令控制電機(jī)的運(yùn)動。采用FPGA電路實(shí)現(xiàn)運(yùn)動軌跡控制，結(jié)構(gòu)簡單，成本低。

圖1示例性地描述了本實(shí)用新型的運(yùn)動軌跡控制卡的結(jié)構(gòu)圖；圖2示例性地描述了本實(shí)用新型的FPGA電路結(jié)構(gòu)圖；圖3示例性地描述了本實(shí)用新型的FPGA中運(yùn)動控制模塊結(jié)構(gòu)圖。
具體實(shí)施方式
下面對照附圖并結(jié)合具體實(shí)施方式
對本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說明。本實(shí)用新型公開了一種運(yùn)動軌跡控制卡，包括FPGA電路和PCI總線接口，其中，所 述FPGA電路通過所述PCI總線接口與PCI總線相連；控制終端發(fā)送的控制命令經(jīng)PCI總線，通過PCI總線接口發(fā)送至所述FPGA電路， FPGA電路接收所述控制命令后，對控制命令進(jìn)行分析、處理，依據(jù)控制命令控制電機(jī)的運(yùn)動。實(shí)施例一如圖1所示，本實(shí)用新型公開的運(yùn)動軌跡控制卡包括FPGA電路和PCI總線接口， 其中，所述FPGA電路通過所述PCI總線接口與PCI總線相連；控制終端發(fā)送的控制命令經(jīng)PCI總線，通過PCI總線接口發(fā)送至所述FPGA電路， FPGA電路接收所述控制命令后，對控制命令進(jìn)行分析、處理，依據(jù)控制命令控制電機(jī)的運(yùn)動。上述運(yùn)動控制器還包括CPLD電路，所述CPLD電路有兩個用途，一是為所述FPGA 固件加密，以保護(hù)版權(quán)，保護(hù)自主知識產(chǎn)權(quán)。FPGA程序在燒錄為FPGA固件的過程中，采用CPLD為其固件加密，可避免被破解， 可保護(hù)版權(quán)，保護(hù)自主知識產(chǎn)權(quán)。由于CPLD電路在剛剛上電時的輸出處于不定態(tài)，因此，CPLD的另一個用途是設(shè)置 一個上電初始電平，使其數(shù)字輸出端在初始上電時保持穩(wěn)定態(tài)，可保證整個設(shè)備在上電時不會因?yàn)椴欢☉B(tài)而產(chǎn)生誤動作。本實(shí)施例中，設(shè)置電平設(shè)置撥碼開關(guān)，用戶可通過電平設(shè)置撥碼開關(guān)，方便地確定 CPLD的數(shù)字輸出端口上電時的初始電平。上述運(yùn)動軌跡控制卡還包括控制外圍的PCI總線接口電路、單端轉(zhuǎn)差分信號的電 機(jī)接口電路、CPLD電路、有光電隔離的通用I/O接口電路、手輪(也稱為手搖脈沖發(fā)生器) 接口電路、編碼器接口電路等。如圖2所示，所述FPGA電路包括軟核CPU和運(yùn)動控制模塊，所述軟核CPU用于接 收所述控制指令，并對控制命令進(jìn)行分析和處理后，將控制命令發(fā)送至所述運(yùn)動控制模塊。本實(shí)施例中的FPGA電路還包括PCI總線接口模塊、編碼器接口模塊、RAM控制模 塊、手輪接口模塊、加密校驗(yàn)?zāi)K、CPLD控制模塊等通用功能模塊，在此不再贅述。本實(shí)施例中，F(xiàn)PGA內(nèi)部嵌入的軟核CPU為32位，且主頻為80MHZ。軟核CPU通過軟件實(shí)現(xiàn)PCI通訊模塊、編碼器計(jì)數(shù)/倍頻模塊、PC指令處理模塊、 用戶指令解釋執(zhí)行模塊、運(yùn)動控制模塊、通用I/O控制模塊、輸入檢測模塊、輸入處理模塊、 文件存儲模塊等具體功能。在FPGA中采用軟核CPU，計(jì)算能力、處理能力較強(qiáng)，具有優(yōu)異的運(yùn)動軌跡控制能 力，并且集成度高、結(jié)構(gòu)簡單、工作可靠、價格低廉。如圖3所示，運(yùn)動控制模塊是運(yùn)動軌跡控制卡的核心，所述運(yùn)動控制模塊包括時 鐘子模塊、接口子模塊、通用I/O接口、中斷電路、緩存子模塊、預(yù)置計(jì)數(shù)器、邏輯運(yùn)算子模 塊、減速點(diǎn)控制子模塊、加減速控制子模塊、分頻子模塊、倍頻子模塊、脈沖輸出子模塊、直 線和圓弧插補(bǔ)子模塊；其中，所述時鐘子模塊用于為運(yùn)動控制模塊的各個子模塊提供時鐘脈沖；所述接口子模塊將所述軟核CPU輸出的控制命令發(fā)送至緩存子模塊；所述緩存子模塊存放控制命令；所述預(yù)置計(jì)數(shù)器輸出計(jì)數(shù)脈沖至減速點(diǎn)控制子模塊和加減速控制子模塊；所述通用I/O接口和所述中斷電路分別與邏輯運(yùn)算子模塊相連；所述邏輯運(yùn)算子模塊輸出控制命令至減速點(diǎn)控制子模塊，控制其輸出；所述加減速控制子模塊的輸出信號通過分頻子模塊分頻后進(jìn)入倍頻子模塊，倍頻 子模塊產(chǎn)生高頻脈沖，通過脈沖輸出子模塊輸出高頻脈沖，實(shí)現(xiàn)高頻脈沖控制；同時，所述脈沖輸出子模塊輸出脈沖至直線和圓弧插補(bǔ)子模塊，通過直線和圓弧 插補(bǔ)子模塊輸出，控制電機(jī)的直線和圓弧插補(bǔ)。上述緩存子模塊中存放最多可512條控制指令。一般情況下，緩存子模塊中存放多條控制指令，可消除Windows系統(tǒng)通過PCI總線 與運(yùn)動軌跡控制卡通訊所耗時間所產(chǎn)生的軌跡運(yùn)動的瞬間停頓現(xiàn)象，可提高運(yùn)動軌跡控制 卡在進(jìn)行高速軌跡控制時的速度及軌跡的平滑性。實(shí)施例二 本實(shí)用新型一個實(shí)施例的運(yùn)動軌跡控制卡，包括68針的電機(jī)及I/O接口 XI、40針 的編碼器接口 X2、40針的I/O接口 X3、12針的手輪接口 X5、卡號設(shè)置撥碼開關(guān)Si、數(shù)字輸 出口初始電平設(shè)置開關(guān)S2、指令脈沖輸出方式設(shè)置跳線開關(guān)Jl J8。PCI總線運(yùn)動軌跡控制卡SMC5480的技術(shù)指標(biāo)如下
5[0056]控制電機(jī)軸數(shù)4個指令脈沖頻率1 10. OM Hz指令脈沖頻率精度士 0. IHz指令脈沖設(shè)置范圍_2，147，483，647 +2，147，483，648 (32 位)2至4軸直線插補(bǔ)精度士 1脈沖2軸圓弧插補(bǔ)精度士 1脈沖編碼器信號計(jì)數(shù)器計(jì)數(shù)范圍_2，147，483，647 +2，147，483，648 (32位)編碼器信號最大輸入頻率6M Hz外部手輪輸入脈沖最大頻率1k Hz通用數(shù)字輸入口 28個，光電隔離通用數(shù)字輸出口 24個，光電隔離函數(shù)庫支持 Windows 98/NT/2000/XP/Win7 操作系統(tǒng)使用 VB、VC、Delphi、 LabView軟件進(jìn)行應(yīng)用軟件開發(fā)。實(shí)用新型的運(yùn)動軌跡控制卡包括FPGA電路和PCI總線接口，其中，所述FPGA電路 通過所述PCI總線接口與PCI總線相連；控制終端發(fā)送的控制命令經(jīng)PCI總線，通過PCI總 線接口發(fā)送至所述FPGA電路，F(xiàn)PGA電路接收所述控制命令后，對控制命令進(jìn)行分析、處理， 依據(jù)控制命令控制電機(jī)的運(yùn)動。采用FPGA電路實(shí)現(xiàn)運(yùn)動軌跡控制，結(jié)構(gòu)簡單，成本低。同 時，F(xiàn)PGA中的緩存子模塊中存放多條控制指令，可消除因?yàn)閃indows系統(tǒng)與運(yùn)動軌跡控制 卡通訊所耗時間所產(chǎn)生的軌跡運(yùn)動的瞬間停頓現(xiàn)象，可提高運(yùn)動軌跡控制卡在進(jìn)行高速軌 跡控制時的速度及軌跡的平滑性。以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對本實(shí)用新型所作的進(jìn)一步詳細(xì)說明，但這 只是為便于理解而舉的實(shí)例，不應(yīng)認(rèn)為本實(shí)用新型的具體實(shí)施只局限于這些說明。對于本 實(shí)用新型所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實(shí)用新型構(gòu)思的前提下，可以做 出各種可能的等同改變或替換，這些改變或替換都應(yīng)屬于本實(shí)用新型的保護(hù)范圍。
權(quán)利要求一種運(yùn)動軌跡控制卡，其特征在于，包括FPGA電路和PCI總線接口，其中，所述FPGA電路通過所述PCI總線接口與PCI總線相連；控制終端發(fā)送的控制命令經(jīng)PCI總線，通過PCI總線接口發(fā)送至所述FPGA電路，F(xiàn)PGA電路接收所述控制命令后，對控制命令進(jìn)行分析、處理，依據(jù)控制命令控制電機(jī)的運(yùn)動。
2.如權(quán)利要求1所述的運(yùn)動軌跡控制卡，其特征在于，所述FPGA電路包括軟核CPU和 運(yùn)動控制模塊，所述軟核CPU用于接收所述控制指令，并對控制命令進(jìn)行分析和處理后，將 控制命令發(fā)送至所述運(yùn)動控制模塊。
3.如權(quán)利要求2所述的運(yùn)動軌跡控制卡，其特征在于，所述運(yùn)動控制模塊包括時鐘子 模塊、接口子模塊、通用I/O接口、中斷電路、緩存子模塊、預(yù)置計(jì)數(shù)器、邏輯運(yùn)算子模塊、減 速點(diǎn)控制子模塊、加減速控制子模塊、分頻子模塊、倍頻子模塊、脈沖輸出子模塊、直線和圓 弧插補(bǔ)子模塊；其中，所述時鐘子模塊用于為運(yùn)動控制模塊的各個子模塊提供時鐘脈沖； 所述接口子模塊將所述軟核CPU輸出的控制命令發(fā)送至緩存子模塊； 所述緩存子模塊存放控制命令；所述預(yù)置計(jì)數(shù)器輸出計(jì)數(shù)脈沖至減速點(diǎn)控制子模塊和加減速控制子模塊； 所述通用I/O接口和所述中斷電路分別與邏輯運(yùn)算子模塊相連； 所述邏輯運(yùn)算子模塊輸出控制命令至減速點(diǎn)控制子模塊，控制其輸出； 所述加減速控制子模塊的輸出信號通過分頻子模塊分頻后進(jìn)入倍頻子模塊，倍頻子模 塊產(chǎn)生高頻脈沖，通過脈沖輸出子模塊輸出高頻脈沖，實(shí)現(xiàn)高頻脈沖控制；同時，所述脈沖輸出子模塊輸出脈沖至直線和圓弧插補(bǔ)子模塊，通過直線和圓弧插補(bǔ) 子模塊輸出，控制電機(jī)的直線和圓弧插補(bǔ)。
4.如權(quán)利要求3所述的運(yùn)動軌跡控制卡，其特征在于，所述緩存子模塊中存放最多512 條控制指令。
專利摘要本實(shí)用新型公開了一種運(yùn)動軌跡控制卡，包括FPGA電路和PCI總線接口，其中，所述FPGA電路通過所述PCI總線接口與PCI總線相連；控制終端發(fā)送的控制命令經(jīng)PCI總線，通過PCI總線接口發(fā)送至所述FPGA電路，F(xiàn)PGA電路接收所述控制命令后，對控制命令進(jìn)行分析、處理，依據(jù)控制命令控制電機(jī)的運(yùn)動。本實(shí)用新型可通過以PCI總線對電機(jī)進(jìn)行運(yùn)動軌跡控制，集成度高、工作可靠、結(jié)構(gòu)簡單，成本低。
文檔編號G05B19/414GK201749341SQ20102023449
公開日2011年2月16日 申請日期2010年6月24日 優(yōu)先權(quán)日2010年6月24日
發(fā)明者肖毅, 鄭孝洋, 龔志勇 申請人:深圳市雷泰控制技術(shù)有限公司