專利名稱：終端可任意擴展的運動控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種運動控制技術(shù)，尤其是一種通過帶有身份識別的通訊方法實現(xiàn)多軸運動控制的系統(tǒng)，具體地說是一種終端可任意擴展的運動控制系統(tǒng)。
背景技術(shù)：
傳統(tǒng)的開放式運動控制系統(tǒng)大多是基于PC機的，即將運動控制板卡插入PC的PCI 槽，由PC機實現(xiàn)上位機功能，用戶通過PC機上的運動控制界面將期望的運動參數(shù)通過PCI 總線發(fā)送至運動控制板卡，同時運動控制板卡將軸的實際運動參數(shù)信息通過PCI總線反饋給上位機，用戶可通過運動控制界面實時監(jiān)控實際運動參數(shù)。上述這種運動控制系統(tǒng)的實現(xiàn)，需要開發(fā)相應(yīng)的驅(qū)動程序，才能實現(xiàn)數(shù)據(jù)的交互、命令的傳遞，一旦上位機硬件或者操作系統(tǒng)發(fā)生改變，驅(qū)動程序也要進行修改，并且PC機的總線擴展帶寬和PC機本身插槽也有所限制，因此，在多軸的運動控制系統(tǒng)中應(yīng)用受限，可擴展性差，同時此方法具有布線繁瑣、 系統(tǒng)升級維護困難，硬件成本昂貴等缺點。因此，針對運動控制系統(tǒng)中的上述問題，必須從通訊方法和運動控制板卡上采取措施來提高系統(tǒng)的可擴展性，降低系統(tǒng)成本。
發(fā)明內(nèi)容本實用新型的目的是針對現(xiàn)有的運動控制終端數(shù)量有限，布線繁瑣、系統(tǒng)升級維護困難，硬件成本昂貴等問題，設(shè)計一種可擴展性強、成本低的終端可任意擴展的運動控制系統(tǒng)。本實用新型的技術(shù)方案是一種終端可任意擴展的運動控制系統(tǒng)，它包括作為運動控制網(wǎng)絡(luò)主站的PC機 1-1、交換機1-2、運動控制網(wǎng)絡(luò)從站1-3、信號處理電路1-7和電機1-8，各電機1_8與對應(yīng)的信號處理電路1-7相連，信號處理電路1-7與對應(yīng)的運動控制網(wǎng)絡(luò)從站1-3相連，各運動控制網(wǎng)絡(luò)從站1-3通過以太網(wǎng)和交換機1-2與作為主站的PC機1-1相連，其特征是所述的運動控制網(wǎng)絡(luò)從站1-3由RJ45標準以太網(wǎng)線纜接口 1-4、通用以太網(wǎng)芯片1-5和基于FPGA 的運動控制芯片1-6組成，RJ45標準以太網(wǎng)線纜接口 1-4作為運動控制網(wǎng)絡(luò)從站1-3與主站之間的輸入輸出接口通過通用以太網(wǎng)芯片1-5與以太網(wǎng)相連，基于FPGA的運動控制芯片 1-6與信號處理電路1-7相連。所述的基于FPGA的運動控制芯片106主要由標準以太網(wǎng)網(wǎng)絡(luò)芯片接口模塊2-1、 報文數(shù)據(jù)解析模塊2-2、接口模塊2-4和時鐘管理模塊2-2組成，接口模塊2-4分別與信號處理電路1-7及報文數(shù)據(jù)解析模塊2-2相連，報文數(shù)據(jù)解析模塊2-2同時與標準以太網(wǎng)網(wǎng)絡(luò)芯片接口模塊2-1及時鐘管理模塊2-2相連，標準以太網(wǎng)網(wǎng)絡(luò)芯片接口模塊2-1與通用以太網(wǎng)芯片1-5相連；標準以太網(wǎng)網(wǎng)絡(luò)芯片接口模塊2-1由初始化模塊、數(shù)據(jù)發(fā)送模塊和數(shù)據(jù)接收模塊組成。( 1)作為主機的PC機是帶通用以太網(wǎng)網(wǎng)卡接口的計算機。在PC機中通過軟件編輯運動控制界面，并且實現(xiàn)運動控制規(guī)劃和插補運算。PC機使用標準以太網(wǎng)的TCP/IP協(xié)議將包含運動參數(shù)數(shù)據(jù)的數(shù)據(jù)幀打包發(fā)送至包含1588時鐘同步協(xié)議的網(wǎng)絡(luò)交換機。(2)作為連接主機和從機的同步交換機，使用TCP/IP的以太網(wǎng)數(shù)據(jù)幀經(jīng)過所述包含1588時鐘同步協(xié)議的網(wǎng)絡(luò)交換機后，發(fā)往各個從站。所述包含1588時鐘同步協(xié)議的網(wǎng)絡(luò)交換機不僅可以實現(xiàn)數(shù)據(jù)包的快速轉(zhuǎn)發(fā)還可以同步各從站的標準時鐘，以實現(xiàn)同步運動控制。(3)作為終端的網(wǎng)絡(luò)從站。網(wǎng)絡(luò)從站主要采用以FPGA為核心，配上標準以太網(wǎng)網(wǎng)絡(luò)芯片，完成網(wǎng)絡(luò)通信及運動控制功能。所述網(wǎng)絡(luò)從站在FPGA內(nèi)部包含以下模塊標準以太網(wǎng)網(wǎng)絡(luò)芯片接口模塊、報文數(shù)據(jù)解析模塊、接口模塊(精插補、脈寬調(diào)制、編碼器計數(shù)與鑒向、I/O)、時鐘管理模塊。本實用新型的有益效果1.本實用新型提出的一種運動控制系統(tǒng)的可擴展性系統(tǒng)，通過一種帶有身份識別的通訊方法，實現(xiàn)運動控制系統(tǒng)的任意擴展。2.本實用新型提出的一種通用的基于標準以太網(wǎng)的運動控制網(wǎng)絡(luò)構(gòu)建系統(tǒng)，擺脫了需要專用網(wǎng)絡(luò)芯片的技術(shù)束縛，提高了運動控制網(wǎng)絡(luò)的通用性和可擴展性。3.本發(fā)是明提出的在單片F(xiàn)PGA內(nèi)集成對網(wǎng)絡(luò)芯片的控制、數(shù)據(jù)協(xié)議解析、運動控制和編碼器反饋等功能，從而簡化了硬件電路，降低了硬件成本，提高了芯片的集成化程度。

圖1是本實用新型的可擴展的多軸運動控制系統(tǒng)總體框圖。圖2是本實用新型的基于FPGA的網(wǎng)絡(luò)從站運動控制芯片框圖。
具體實施方式
以下結(jié)合附圖和實施例對本實用新型作進一步的說明。實施例一。如圖1-2所示。一種終端可任意擴展的運動控制系統(tǒng)，它包括作為運動控制網(wǎng)絡(luò)主站的PC機 1-1、包含1588時鐘同步協(xié)議的交換機1-2、運動控制網(wǎng)絡(luò)從站1_3、RJ45標準以太網(wǎng)線纜接口 1-4、通用以太網(wǎng)芯片1-5、基于FPGA的網(wǎng)絡(luò)從站運動控制芯片1-6、信號處理電路1_7、 電機1-8，各電機1-8與對應(yīng)的信號處理電路1-7相連，信號處理電路1-7與對應(yīng)的運動控制網(wǎng)絡(luò)從站1-3相連，各運動控制網(wǎng)絡(luò)從站1-3通過以太網(wǎng)和交換機1-2與作為主站的PC 機1-1相連，所述的運動控制網(wǎng)絡(luò)從站1-3由RJ45標準以太網(wǎng)線纜接口 1-4、通用以太網(wǎng)芯片1-5和基于FPGA的運動控制芯片1-6組成，RJ45標準以太網(wǎng)線纜接口 1_4作為運動控制網(wǎng)絡(luò)從站1-3與主站之間的輸入輸出接口通過通用以太網(wǎng)芯片1-5與以太網(wǎng)相連，基于FPGA的運動控制芯片1-6與信號處理電路1-7相連。如圖1所示，圖中省略了 RJ45標準以太網(wǎng)線纜接口 1-4與通用以太網(wǎng)芯片1-5之間的網(wǎng)絡(luò)變壓器以及基于FPGA的網(wǎng)絡(luò)從站運動控制芯片的硬件處理電路。其中信號處理電路包括I/O處理電路、編碼器信號處理電路、脈寬調(diào)制信號處理電路和脈沖輸出處理電路。[0021]作為核心單元的網(wǎng)絡(luò)從站主要在FPGA中實現(xiàn)，如圖2所示。所述基于FPGA的運動控制芯片106由以下模塊構(gòu)成標準以太網(wǎng)網(wǎng)絡(luò)芯片接口模塊2-1、報文數(shù)據(jù)解析模塊2-2、 接口模塊2-4、時鐘管理模塊2-2。其各個模塊具體描述如下1、所述標準以太網(wǎng)網(wǎng)絡(luò)芯片接口模塊2-1中的初始化模塊完成對DM9000A的控制，實現(xiàn)利用以太網(wǎng)進行數(shù)據(jù)通訊，具體步驟(1)由于復(fù)位后，DM9000A恢復(fù)默認的休眠狀態(tài)以降低功耗，因此首先激活 DM9000A 的 PHY，設(shè)置 GPR (REG_1F) CEPIOO bit[0] = 0;(2)接著進行兩次軟復(fù)位，步驟如下設(shè)置NCR(REG_00) bit[2:0] = 011,至少保持 20us,清除 NCR(REG_00) bit[2:0] = OOO ；再次設(shè)置 NCR(REG_00) bit[2:0] = Oil,至少保持 20us,再清除 NCR(REG_00) bit[2:0] = OOO ；(3)配置NCR寄存器，設(shè)置NCR(REG_00) bit[2:l] = OO ；配置為正常模式。通過改變該寄存器可以選擇內(nèi)部或者外部PHY、全雙工或者半雙工模式、使能喚醒事件等網(wǎng)絡(luò)操作；(4)清除發(fā)送狀態(tài)，設(shè)置 NSR (REG_01) bit [5] = 1，[bit3] = 1，[bit2] = 1 ；(5)通過IMR寄存器，設(shè)置PRM bit [1] = 1，使DM9000A在接收到一幀新數(shù)據(jù)時產(chǎn)生一個接收中斷通知所述數(shù)據(jù)接收模塊；(6)設(shè)置RCR寄存器，使能數(shù)據(jù)接收功能。2、報文數(shù)據(jù)發(fā)送模塊數(shù)據(jù)發(fā)送模塊同樣采用狀態(tài)機編程，步驟如下DM9000A的發(fā)送緩沖區(qū)可同時存儲兩幀數(shù)據(jù)，標記為幀I和幀II。發(fā)送過程中首先FPGA通過寫操作寄存器MWCMD向DM9000A 的發(fā)送緩沖區(qū)寫入需要發(fā)送的數(shù)據(jù)幀，接著將數(shù)據(jù)長度信息寫入寄存器FCH和FDH。最后， FPGA將發(fā)送控制寄存器TCR置為高電平，DM9000A將自動完成以太網(wǎng)數(shù)據(jù)幀格式的要求發(fā)送數(shù)據(jù)。在幀I發(fā)送的同時，幀II的數(shù)據(jù)即可寫入發(fā)送緩沖區(qū)。當幀I發(fā)送完成之后，便可進行幀II的發(fā)送，依次類推，在發(fā)送的過程中，幀I與幀II將輪替的進行發(fā)送。3、報文數(shù)據(jù)接收模塊與數(shù)據(jù)發(fā)送模塊相對應(yīng)的是數(shù)據(jù)接收模塊，采用狀態(tài)機編程，接收過程如下當 DM9000A接收到新數(shù)據(jù)，寄存器ISR的PRS位將被置“O”。如果FPGA查詢到PRS位等于“0”， 則首先恢復(fù)PRS = 1。其次判斷數(shù)據(jù)首字節(jié)，若為OlH則表明接收到了數(shù)據(jù)，若為OOH則說明沒有接收到數(shù)據(jù)。如果既不是OlH也不是OOH表明DM9000進入異常，需要對其進行軟復(fù)位操作。當接收數(shù)據(jù)完成之后，F(xiàn)PGA重新回到查詢標志位狀態(tài)。接收到得數(shù)據(jù)將進入報文數(shù)據(jù)解析模塊2-6。所述2-6接收到完整的以太網(wǎng)數(shù)據(jù)幀之后自動去除前導(dǎo)碼(preamble)、 SFD、目的地址、源地址、長度/類型碼以及CRC校驗值，然后對用戶定義的數(shù)據(jù)段進行數(shù)據(jù)協(xié)議解析。4、報文數(shù)據(jù)解析模塊從站可根據(jù)ID號檢驗是否收到正確的數(shù)據(jù)包。當2-6確認收到正確數(shù)據(jù)之后，進入運動參數(shù)解析數(shù)據(jù)段，本數(shù)據(jù)包協(xié)議采用一個軸的插補位置參數(shù)占用兩個字節(jié)的方法， 這樣每個從站的數(shù)據(jù)包最多可包含三個軸的插補位置參數(shù)。插補周期參數(shù)信息同樣由六個字節(jié)構(gòu)成，每個軸的參數(shù)占用兩個字節(jié)，精插補器通過該參數(shù)可以設(shè)定其插補周期。若數(shù)據(jù)包中C/R = 1，即此數(shù)據(jù)包為從站發(fā)送的回應(yīng)數(shù)據(jù)(response)時，命令代碼(Command Code)將返回上一個數(shù)據(jù)包中的原值作為響應(yīng)，同時插補位置參數(shù)信息將變?yōu)檫\動的實際位置值信息，同樣采用一個軸的實際位置參數(shù)占用兩個字節(jié)的方法，并且與命令幀數(shù)據(jù)包中的數(shù)據(jù)段位置相一致。插補周期參數(shù)信息段同樣按發(fā)送的原值返回至主站。數(shù)據(jù)協(xié)議模塊將運動參數(shù)發(fā)往精插補器實現(xiàn)驅(qū)動脈沖輸出，同時將編碼器反饋數(shù)據(jù)在下一個通訊周期返還至主站PC機。機床參數(shù)占用數(shù)據(jù)段4個字節(jié)長度。其中前2個字節(jié)(16bit)用于輸出I/O 量，具體定義由特定機床決定，后2個字節(jié)用于輸入I/O量，表示機床的狀態(tài)。機床參數(shù)數(shù)據(jù)段將由I/O接口模塊與機床互連。最后12個字節(jié)由脈寬調(diào)制數(shù)據(jù)占用，脈寬調(diào)制據(jù)將發(fā)往脈寬調(diào)制輸出模塊。時鐘管理模塊由兩部分組成，分別為PLL倍頻和時鐘分頻器。PLL倍頻將輸入FPGA的30MHz時鐘信號倍頻至IOOMHz作為標準以太網(wǎng)網(wǎng)絡(luò)芯片接口模塊的基準時鐘，以實現(xiàn)IOOMbps速率下數(shù)據(jù)的快速收發(fā)。時鐘分頻器則將30MHz分頻之后作為其他模塊的基準時鐘。5、接口模塊，實現(xiàn)與硬件電路相關(guān)的接口，包括脈寬調(diào)制模塊、精插補模塊、編碼器計數(shù)與鑒向模塊以及I/O接口模塊。在本實用新型中，主站工作步驟為( 1)以廣播形式發(fā)送第一起始報文；(2)等待從站返回應(yīng)答報文；(3)接收所有的從站報文；(4)根據(jù)返回從站報文的ID號，確定從站個數(shù)；(5)發(fā)送第二起始報文，通知從站在整個網(wǎng)絡(luò)中的ID號和軸號的匹配；( 6 )兩個起始報文發(fā)送完成后，表示通訊建立；(7)通訊建立后，以0. 5ms的周期廣播發(fā)送命令報文并接受應(yīng)答報文；(8)重復(fù)步驟7，如果中間任何一次發(fā)送報文之后無應(yīng)答報文，通訊中斷，并報警。在本實用新型中，從站工作步驟(1)通過標準以太網(wǎng)網(wǎng)絡(luò)芯片接口模塊初始化網(wǎng)絡(luò)芯片，等待接收主站的第一個起始報文；(2)所有從站都接收第一個起始報文，并返回自己的應(yīng)答報文，主要返回ID號；(3)所有從站都接收第二個起始報文，表示通訊建立；(4)等待命令報文；(5)接收命令報文，并發(fā)應(yīng)答報文；(6)解析報文數(shù)據(jù)，發(fā)往對應(yīng)的接口模塊；(7)根據(jù)電機執(zhí)行情況，準備好應(yīng)答報文；(8)重復(fù)(4)。通過本實用新型，采用“一主多從”的星型架構(gòu)，按照規(guī)定的通訊協(xié)議格式，可以實現(xiàn)在一個主站的情況下對多個從站進行控制，進而實現(xiàn)多軸運動控制，并且控制系統(tǒng)的布線簡單，較傳統(tǒng)的運動控制需要繁雜的信號線而言，網(wǎng)絡(luò)型運動控制系統(tǒng)只需要兩根普通網(wǎng)線即可完成數(shù)據(jù)收發(fā)。其次，任何帶有普通以太網(wǎng)網(wǎng)卡的PC機均可以作為主機，結(jié)合從站即可快速構(gòu)建運動控制網(wǎng)絡(luò)。第三，在單片F(xiàn)PGA實現(xiàn)網(wǎng)絡(luò)從站控制芯片的功能，有效節(jié)約了硬件成本，簡化電路結(jié)構(gòu)，實現(xiàn)芯片的高效使用。本實用新型未涉及部分均與現(xiàn)有技術(shù)相同或可采用現(xiàn)有技術(shù)加以實現(xiàn)
權(quán)利要求1.一種終端可任意擴展的運動控制系統(tǒng)，它包括作為運動控制網(wǎng)絡(luò)主站的PC機 (1-1)、交換機(1-2)、運動控制網(wǎng)絡(luò)從站(1-3)、信號處理電路(1-7)和電機(1-8)，各電機 (1-8)與對應(yīng)的信號處理電路(1-7)相連，信號處理電路(1-7)與對應(yīng)的運動控制網(wǎng)絡(luò)從站(1-3)相連，各運動控制網(wǎng)絡(luò)從站(1-3)通過以太網(wǎng)和交換機(1-2)與作為主站的PC機 (1-1)相連，其特征是所述的運動控制網(wǎng)絡(luò)從站(1-3)由RJ45標準以太網(wǎng)線纜接口( 1-4)、 通用以太網(wǎng)芯片(1-5)和基于FPGA的運動控制芯片(1-6)組成，RJ45標準以太網(wǎng)線纜接口(1-4)作為運動控制網(wǎng)絡(luò)從站(1-3)與主站之間的輸入輸出接口通過通用以太網(wǎng)芯片 (1-5)與以太網(wǎng)相連，基于FPGA的運動控制芯片(1-6)與信號處理電路(1-7)相連。
2.根據(jù)權(quán)利要求1所述的終端可任意擴展的運動控制系統(tǒng)，其特征是所述的基于FPGA 的運動控制芯片(106)主要由標準以太網(wǎng)網(wǎng)絡(luò)芯片接口模塊(2-1)、報文數(shù)據(jù)解析模塊 (2-2)、接口模塊(2-4)和時鐘管理模塊(2-2)組成，接口模塊(2-4)分別與信號處理電路 (1-7)及報文數(shù)據(jù)解析模塊(2-2)相連，報文數(shù)據(jù)解析模塊(2-2)同時與標準以太網(wǎng)網(wǎng)絡(luò)芯片接口模塊(2-1)及時鐘管理模塊(2-2)相連，標準以太網(wǎng)網(wǎng)絡(luò)芯片接口模塊(2-1)與通用以太網(wǎng)芯片(1-5)相連；標準以太網(wǎng)網(wǎng)絡(luò)芯片接口模塊(2-1)由初始化模塊、數(shù)據(jù)發(fā)送模塊和數(shù)據(jù)接收模塊組成。
專利摘要一種終端可任意擴展的運動控制系統(tǒng)，包括作為運動控制網(wǎng)絡(luò)主站的PC機、交換機、運動控制網(wǎng)絡(luò)從站、信號處理電路和電機，各電機與對應(yīng)的信號處理電路相連，信號處理電路與對應(yīng)的運動控制網(wǎng)絡(luò)從站相連，各運動控制網(wǎng)絡(luò)從站通過以太網(wǎng)和交換機與作為主站的PC機相連，所述的運動控制網(wǎng)絡(luò)從站由RJ45標準以太網(wǎng)線纜接口、通用以太網(wǎng)芯片和基于FPGA的運動控制芯片組成，RJ45標準以太網(wǎng)線纜接口作為運動控制網(wǎng)絡(luò)從站與主站之間的輸入輸出接口通過通用以太網(wǎng)芯片與以太網(wǎng)相連，基于FPGA的運動控制芯片與信號處理電路相連。本實用新型簡化了硬件電路，降低了硬件成本，提高了芯片的集成化程度。
文檔編號G05B19/418GK202230378SQ20112039048
公開日2012年5月23日 申請日期2011年10月14日 優(yōu)先權(quán)日2011年10月14日
發(fā)明者廖文和, 楊文安, 郭宇 申請人:南京航空航天大學(xué)