專利名稱：內(nèi)部電源電壓生成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及生成內(nèi)部電源端子的內(nèi)部電源電壓并將內(nèi)部電源電壓提供給邏輯電路的內(nèi)部電源電壓生成電路。
背景技術(shù)：
說明以往的內(nèi)部電源電壓生成電路。圖7是示出以往的內(nèi)部電源電壓生成電路的框圖。飽和連接的晶體管701利用源極跟隨器的結(jié)構(gòu)，將給予柵極的電壓VDD降壓到內(nèi)部電源電壓DVDD并將其輸出。邏輯電路702依靠該內(nèi)部電源電壓DVDD和接地電壓VSS進(jìn)行動(dòng)作。作為邏輯電路702，可列舉輸出高電平或低電平的信號(hào)的電路，例如振蕩電路、對(duì)輸入的脈沖數(shù)進(jìn)行計(jì)數(shù)的計(jì)數(shù)器等。在邏輯電路702動(dòng)作時(shí)，由于內(nèi)部電源電壓DVDD被保持為固定值，因而邏輯電路702可穩(wěn)定進(jìn)行動(dòng)作。邏輯電路702動(dòng)作時(shí)的消耗電流明顯依賴于貫穿電流，并依賴于其電源電壓的大小。邏輯電路702用的電源電壓從電源電壓VDD降低到內(nèi)部電源電壓DVDD，邏輯電路702動(dòng)作時(shí)的貫穿電流相應(yīng)地減少(例如，參照專利文獻(xiàn)I)。專利文獻(xiàn)I日本特開平08-018339號(hào)公報(bào)然而，在現(xiàn)有技術(shù)中，由于內(nèi)部電源電壓DVDD與構(gòu)成邏輯電路702的P型晶體管和N型晶體管的閾值電壓不相關(guān)，因而依賴于晶體管的閾值電壓偏差，導(dǎo)致邏輯電路702動(dòng)作時(shí)的貫穿電流發(fā)生偏差。邏輯電路702的貫穿電流是由于構(gòu)成邏輯電路702的P型晶體管和N型晶體管同時(shí)處于導(dǎo)通狀態(tài)而產(chǎn)生的。當(dāng)電源電壓大于構(gòu)成邏輯電路702的P型晶體管與N型晶體管的閾值電壓的絕對(duì)值之和時(shí)，施加給晶體管的過激勵(lì)電壓增大，因而貫穿電流增大。即，閾值電壓的絕對(duì)值越低，施加給晶體管的過激勵(lì)電壓就越大，因而貫穿電流增大。因此，存在這樣的問題當(dāng)構(gòu)成邏輯電路702的P型晶體管和N型晶體管的閾值電壓的絕對(duì)值稍低地發(fā)生偏差時(shí)，邏輯電路702動(dòng)作時(shí)的貫穿電流過大，導(dǎo)致消耗電流增大。也就是說，被提供內(nèi)部電源電壓DVDD的邏輯電路702動(dòng)作時(shí)的貫穿電流依賴于構(gòu)成邏輯電路的P型晶體管和N型晶體管的閾值電壓，導(dǎo)致消耗電流增大。

發(fā)明內(nèi)容
因此，本發(fā)明正是為了解決上述問題而完成的，本發(fā)明實(shí)現(xiàn)一種內(nèi)部電源電壓生成電路，被提供內(nèi)部電源電壓的邏輯電路動(dòng)作時(shí)的貫穿電流不會(huì)由于構(gòu)成邏輯電路的P型晶體管和N型晶體管的閾值電壓偏差的影響而過大。本發(fā)明的內(nèi)部電源電壓生成電路，其特征在于，所述內(nèi)部電源電壓生成電路具有輸出晶體管，其以跟隨給予輸入端的電壓的方式產(chǎn)生輸出電壓；以及電壓源，其設(shè)置在輸出晶體管的輸入端，內(nèi)部電源電壓是根據(jù)構(gòu)成電壓源的N型晶體管的閾值電壓與P型晶體管的閾值電壓的絕對(duì)值之和給予的。根據(jù)本發(fā)明的內(nèi)部電源電壓生成電路，可提供一種內(nèi)部電源電壓生成電路，被提供內(nèi)部電源電壓的邏輯電路動(dòng)作時(shí)的貫穿電流不會(huì)由于構(gòu)成邏輯電路的P型晶體管和N型晶體管的閾值電壓偏差的影響而過大，能夠抑制消耗電流。


圖I是說明第I實(shí)施方式的內(nèi)部電源電壓生成電路的框圖。圖2是說明第I實(shí)施方式的內(nèi)部電源電壓生成電路的框圖。圖3是說明第I實(shí)施方式的內(nèi)部電源電壓生成電路的框圖。 圖4是說明第2實(shí)施方式的內(nèi)部電源電壓生成電路的框圖。圖5是說明第2實(shí)施方式的內(nèi)部電源電壓生成電路的框圖。圖6是說明第2實(shí)施方式的內(nèi)部電源電壓生成電路的框圖。圖7是以往的內(nèi)部電源電壓生成電路的框圖。標(biāo)號(hào)說明101 :電壓源;201、301、302、501、601、602 :電流源；702 :邏輯電路。
具體實(shí)施例方式圖I是示出本發(fā)明的第I實(shí)施方式的內(nèi)部電源電壓生成電路的框圖。第I實(shí)施方式的內(nèi)部電源電壓生成電路具有N型MOS晶體管701和電壓源101。晶體管701的漏極與電源端子連接，晶體管701的源極與內(nèi)部電源電壓輸出端子DVDD連接。電壓源101與晶體管701的柵極連接。作為負(fù)載的邏輯電路702與內(nèi)部電源電壓輸出端子DVDD連接。以下，說明本發(fā)明的第I實(shí)施方式的內(nèi)部電源電壓生成電路的動(dòng)作。晶體管701利用源極跟隨器的結(jié)構(gòu)，將給予柵極的電壓源101的電壓降壓到內(nèi)部電源電壓DVDD并將其輸出。即，將給予輸入端子即柵極的電壓源101的電壓作為內(nèi)部電源電壓DVDD輸出到源極以跟隨該電壓。邏輯電路702依靠該內(nèi)部電源電壓DVDD和接地電壓VSS進(jìn)行動(dòng)作。通過將電壓源101的電壓以適當(dāng)?shù)闹到o予晶體管701的柵極，控制成使內(nèi)部電源電壓DVDD為構(gòu)成邏輯電路702的N型晶體管的閾值電壓與P型晶體管的閾值電壓的絕對(duì)值之和。如上所述，邏輯電路702動(dòng)作時(shí)的貫穿電流是由于構(gòu)成邏輯電路702的P型晶體管和N型晶體管同時(shí)處于導(dǎo)通狀態(tài)而產(chǎn)生的。通過控制成使邏輯電路702的電源電壓即內(nèi)部電源電壓DVDD為構(gòu)成邏輯電路702的N型晶體管與P型晶體管的閾值電壓的絕對(duì)值之和，能夠?qū)?gòu)成邏輯電路702的N型晶體管和P型晶體管的過激勵(lì)電壓抑制得小。即，可提供一種內(nèi)部電源電壓生成電路，邏輯電路702動(dòng)作時(shí)的貫穿電流不會(huì)由于構(gòu)成邏輯電路702的N型晶體管和P型晶體管的閾值電壓偏差的影響而過大，能夠抑制消耗電流。電壓源101例如構(gòu)成為依賴于將圖2所示的N型晶體管203、204和P型晶體管202飽和連接而得到的電路的電壓源。電壓源101的各晶體管使用與構(gòu)成邏輯電路702的晶體管相同的制造工藝來形成。電流源201給予的電流小，在晶體管701的柵極產(chǎn)生N型晶體管的閾值電壓的2倍與P型晶體管的閾值電壓的絕對(duì)值之和。由于內(nèi)部電源電壓DVDD是從晶體管701的柵極電壓減去晶體管701的柵極源極間電壓即N型晶體管的閾值電壓而得到的值，因而內(nèi)部電源電壓DVDD是作為N型晶體管與P型晶體管的閾值電壓的絕對(duì)值之和給予的。上述記載中，說明了圖2所示的電壓源101的各晶體管是使用與構(gòu)成邏輯電路702的晶體管相同的制造工藝來形成的，然而例如，晶體管204和晶體管701只要使用相同的制造工藝來形成，則也可以使用與邏輯電路702不同的制造工藝來形成。電壓源101例如也可以由圖3所示的電路構(gòu)成。這里，圖3所示的電壓源101的各晶體管303、304、305使用與構(gòu)成邏輯電路702的晶體管相同的制造工藝來形成。由于電流源301、302給予的電流小，因而在晶體管701的柵極產(chǎn)生N型晶體管的閾值電壓的2倍與P型晶體管的閾值電壓的絕對(duì)值之和。由于內(nèi)部電源電壓DVDD是從晶體管701的柵極電壓減去晶體管701的柵極源極間電壓即N型晶體管的閾值電壓而得到的值，因而，內(nèi)部電源電壓DVDD是作為N型晶體管的閾值電壓與P型晶體管的閾值電壓的絕對(duì)值之和給予的。圖4是示出第2實(shí)施方式的內(nèi)部電源電壓生成電路的框圖。與圖I的內(nèi)部電源電壓生成電路的不同點(diǎn)在于晶體管701被取代為P型；邏輯電路702配置在電壓VDD和晶體管701的源極之間；以及電壓源101配置在電壓VDD和晶體管701的柵極之間。以下，說明第2實(shí)施方式的內(nèi)部電源電壓生成電路的動(dòng)作。通過將電壓源101的電壓以適當(dāng)?shù)闹到o予晶體管701的柵極，控制成使內(nèi)部電源電壓DVDD為構(gòu)成邏輯電路702的N型晶體管的閾值電壓與P型晶體管的閾值電壓的絕對(duì)值之和。如上所述，邏輯電路702動(dòng)作時(shí)的貫穿電流是由于構(gòu)成邏輯電路702的P型晶體管和N型晶體管同時(shí)處于導(dǎo)通狀態(tài)而產(chǎn)生的。通過控制成使邏輯電路702的電源電壓即電壓VDD與內(nèi)部電源電壓DVDD的差電壓為構(gòu)成邏輯電路702的N型晶體管的閾值電壓與P型晶體管的閾值電壓的絕對(duì)值之和，能夠?qū)?gòu)成邏輯電路702的N型晶體管和P型晶體管的過激勵(lì)電壓抑制得小。即，可提供一種內(nèi)部電源電壓生成電路，邏輯電路702動(dòng)作時(shí)的貫穿電流不會(huì)由于構(gòu)成邏輯電路702的N型晶體管和P型晶體管的閾值電壓偏差的影響而過大，能夠抑制消耗電流。電壓源101例如構(gòu)成為依賴于將圖5所示的N型晶體管502和P型晶體管503、504飽和連接而得到的電路的電壓源。圖5所示的電壓源101的各晶體管使用與構(gòu)成邏輯電路702的晶體管相同的制造工藝來形成。由于電流源501給予的電流小，因而電壓VDD與晶體管701的柵極電壓的差電壓為N型晶體管的閾值電壓與P型晶體管的閾值電壓的2倍的絕對(duì)值之和。由于電壓VDD與內(nèi)部電源電壓DVDD的差電壓是將晶體管701的柵極電壓加上晶體管701的柵極源極間電壓即P型晶體管的閾值電壓而得到的值，因而，電壓VDD與內(nèi)部電源電壓DVDD的差電壓是作為N型晶體管與P型晶體管的閾值電壓的絕對(duì)值之和給予的。上述記載中，說明了圖5所示的電壓源101的各晶體管是使用與構(gòu)成邏輯電路、702的晶體管相同的制造工藝來形成的，然而例如，晶體管504和晶體管701只要使用相同的制造工藝來形成，則也可以使用與邏輯電路702不同的制造工藝來形成。電壓源101例如也可以由圖6所示的電路構(gòu)成。圖6所示的電壓源101的各晶體管603、604、605使用與構(gòu)成邏輯電路702的晶體管相同的制造工藝來形成。由于電流源601、602給予的電流小，因而電壓VDD與晶體管701的柵極電壓的差電壓為N型晶體管的閾值電壓與P型晶體管的閾值電壓的2倍的絕對(duì)值之和。由于電壓VDD與內(nèi)部電源電壓DVDD的差電壓是將晶體管701的柵極電壓加上晶體管701的柵極源極間電壓即P型晶體管的閾值電壓而得到的值，因而，電壓VDD與內(nèi)部電源電壓DVDD的差電壓是作為N型晶體管與P型晶體管的閾值電壓的絕對(duì)值之和給予的。本實(shí)施方式的內(nèi)部電源電壓生成電路通過采用以上結(jié)構(gòu),可提供一種內(nèi)部電源電壓生成電路，被提供內(nèi)部電源電壓的邏輯電路動(dòng)作時(shí)的貫穿電流不會(huì)由于構(gòu)成邏輯電路的P型晶體管和N型晶體管的閾值電壓偏差的影響而過大，能夠抑制消耗電流。另外，在本實(shí)施方式的內(nèi)部電源電壓生成電路中，說明了不設(shè)置用于使電流始終流入晶體管701的電流源的情況，然而也可以設(shè)置該電流源。不過，只要邏輯電路702的漏電流可代替該電流源，就無需設(shè)置電流源。并且，假定晶體管701是MOS晶體管進(jìn)行了說明，然而也可以是雙極型晶體管等其 它晶體管。顯然，只要晶體管701以跟隨輸入的電壓的方式輸出內(nèi)部電源電壓DVDD，且輸入輸出間電壓由構(gòu)成電壓源101的晶體管的閾值抵消，就能獲得相同效果。例如，在該晶體管是MOS晶體管的情況下，由于基本上不流過柵極電流，因而可得到低消耗的優(yōu)點(diǎn)，在該晶體管是雙極型晶體管的情況下，與MOS晶體管相比，由于能夠高速動(dòng)作，因而可得到高速化的優(yōu)點(diǎn)。并且，假定電壓源101是圖2 圖6所示的電路進(jìn)行了說明，然而只要具有相同功能，就不限于此。并且，本實(shí)施方式的內(nèi)部電源電壓生成電路中的由對(duì)晶體管701的背柵電壓效應(yīng)弓丨起的閾值電壓的變動(dòng)只要對(duì)內(nèi)部電源電壓DVDD的影響小，就可以忽略。即，與有無對(duì)晶體管701的背柵電壓效應(yīng)無關(guān)，可得到相同效果。
權(quán)利要求
1.一種內(nèi)部電源電壓生成電路，所述內(nèi)部電源電壓生成電路根據(jù)輸入到電源端子的電源電壓生成內(nèi)部電源電壓，并將其提供給邏輯電路，其特征在于，所述內(nèi)部電源電壓生成電路具有 輸出晶體管，其以跟隨給予輸入端的電壓的方式產(chǎn)生輸出電壓；以及 電壓源，其設(shè)置在所述輸出晶體管的輸入端， 所述內(nèi)部電源電壓是根據(jù)構(gòu)成所述電壓源的N型晶體管的閾值電壓與P型晶體管的閾值電壓的絕對(duì)值之和給予的。
2.根據(jù)權(quán)利要求I所述的內(nèi)部電源電壓生成電路，其特征在于，構(gòu)成所述電壓源的各晶體管使用與構(gòu)成所述邏輯電路的各晶體管相同的制造工藝來形成。
3.根據(jù)權(quán)利要求I或2所述的內(nèi)部電源電壓生成電路，其特征在于，所述輸出晶體管是MOS晶體管。
4.根據(jù)權(quán)利要求I或2所述的內(nèi)部電源電壓生成電路，其特征在于，所述輸出晶體管是雙極型晶體管。
全文摘要
本發(fā)明提供一種內(nèi)部電源電壓生成電路，邏輯電路動(dòng)作時(shí)的貫穿電流不會(huì)由于構(gòu)成邏輯電路的P型晶體管和N型晶體管的閾值電壓偏差的影響而過大，能夠抑制消耗電流。該內(nèi)部電源電壓生成電路生成內(nèi)部電源端子的內(nèi)部電源電壓，并將所述內(nèi)部電源電壓提供給邏輯電路，所述內(nèi)部電源電壓生成電路具有對(duì)給予柵極的電壓進(jìn)行源極跟隨器輸出的晶體管，內(nèi)部電源電壓的值是根據(jù)N型晶體管的閾值電壓與P型晶體管的閾值電壓的絕對(duì)值之和給予的，所述N型晶體管使用與所述邏輯電路內(nèi)部的N型晶體管相同的制造工藝來形成，所述P型晶體管使用與所述邏輯電路內(nèi)部的P型晶體管相同的制造工藝來形成。
文檔編號(hào)G05F3/08GK102645951SQ201210030619
公開日2012年8月22日 申請(qǐng)日期2012年2月10日 優(yōu)先權(quán)日2011年2月16日
發(fā)明者杉浦正一 申請(qǐng)人:精工電子有限公司