專(zhuān)利名稱(chēng)：死區(qū)增強(qiáng)保護(hù)高速互補(bǔ)開(kāi)關(guān)驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于集成電路技術(shù)領(lǐng)域，具體涉及一種高速互補(bǔ)開(kāi)關(guān)信號(hào)驅(qū)動(dòng)電路。 技術(shù)背景近些年來(lái)隨著CMOS工藝技術(shù)的日新月異，微處理器、多媒體、虛擬現(xiàn)實(shí)、光傳輸連接、智能路由器以及網(wǎng)絡(luò)技術(shù)的處理速度持續(xù)提升，并且促使芯片之間板級(jí)處理速度達(dá)到 GHz0傳統(tǒng)的板級(jí)高速接口電路采用的是大規(guī)模的并行處理結(jié)構(gòu)，該種結(jié)構(gòu)的缺點(diǎn)在于IC 的封裝和對(duì)應(yīng)的PCB板的功耗、復(fù)雜度和成本太高。對(duì)于各種采用電池供電的移動(dòng)便攜式處理系統(tǒng)來(lái)說(shuō)，低功耗是首要條件；而對(duì)于其他系統(tǒng)來(lái)說(shuō)，低功耗可以減小封裝和散熱冷卻設(shè)備的成本。因此，不斷推進(jìn)的芯片處理速度迫切需要一種高速低功耗的芯片間傳輸技術(shù)。低壓差分信號(hào)(LVDS)就是一種用于替代傳統(tǒng)高速傳輸技術(shù)的高速低功耗接口傳輸技術(shù)。LVDS技術(shù)的核心是采用極低的電壓擺幅高速差動(dòng)傳輸數(shù)據(jù)，可以實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)或一點(diǎn)對(duì)多點(diǎn)的連接，同時(shí)具有低功耗、低噪聲、低成本等優(yōu)點(diǎn)。由于采用全差分結(jié)構(gòu)，LVDS技術(shù)對(duì)于信號(hào)發(fā)送端和接收端對(duì)地的不匹配免疫能力大大提高；同時(shí)，由于信號(hào)對(duì)中的電流是緊密耦合的電流環(huán)，所以，邊緣場(chǎng)趨于消除，從而降低了電磁干擾。由于LVDS技術(shù)的諸多優(yōu)點(diǎn)，LVDS標(biāo)準(zhǔn)一經(jīng)提出便成為高速數(shù)據(jù)傳輸領(lǐng)域的研究熱點(diǎn)，近十幾年來(lái)已經(jīng)有大量基于不同應(yīng)用場(chǎng)合的設(shè)計(jì)方案報(bào)道。圖1是LVDS傳輸技術(shù)原理示意圖。圖中全差分負(fù)載\是為了提高傳輸路徑的阻抗匹配。LVDS是一種電流環(huán)信號(hào)傳輸技術(shù)，其電流環(huán)的方向(順時(shí)針或反時(shí)針)決定邏輯電平(高態(tài)或低態(tài))。在線對(duì)的1條線上激勵(lì)3. 5mA左右的電流，并通過(guò)線對(duì)的另1條線返回。在終端電阻器??？㈣產(chǎn)生大約士 350mV電壓(士 3. 5πιΑΧ100Ω = 士 350mV)。接收器量測(cè)此壓降的極性，正電壓對(duì)應(yīng)邏輯高態(tài)、負(fù)電壓對(duì)應(yīng)邏輯低態(tài)。LVDS的相對(duì)恒定、小輸出電流降低了電源/地噪聲。由于信號(hào)對(duì)中的電流是緊密耦合的電流環(huán)，所以，邊緣場(chǎng)趨于消除， 從而降低了電磁干擾。同時(shí)，采用差分方式傳送數(shù)據(jù)，有著比單端傳輸方式更強(qiáng)的共模噪聲抑制能力。因?yàn)橐粚?duì)差分線對(duì)上的電流方向是相反的，當(dāng)共模方式的噪聲禍合到線對(duì)上時(shí)， 在接收器輸入端產(chǎn)生的效果是相互抵消的，因而對(duì)信號(hào)的影響很小。對(duì)于速度達(dá)到(^bps的應(yīng)用場(chǎng)合由于接收終端存在封裝寄生電容、信號(hào)串?dāng)_等非理想特性，高速數(shù)據(jù)時(shí)這些非理想會(huì)反射并疊加在傳輸信號(hào)上，因此通常在發(fā)射終端加一個(gè)終端電阻IVT，以抑制干擾波形的反射。LVDS發(fā)送電路的基本原理如圖2所示。發(fā)送電路的基本原理為一個(gè)全橋式驅(qū)動(dòng)電路如圖2(a)所示，3. 5mA的恒流源Ib在輸入信號(hào)D和Dn的控制下通過(guò)改變流過(guò)終端電阻的電流方向發(fā)送邏輯信號(hào)。當(dāng)D開(kāi)關(guān)有效時(shí)，Ib從Vop向右經(jīng)過(guò)終端電阻流過(guò)Von;當(dāng)Dn 開(kāi)關(guān)有效時(shí)，Ib從Von向左經(jīng)過(guò)終端電阻流過(guò)Vop。圖2(b)是這種全橋式驅(qū)動(dòng)電路的一種實(shí)現(xiàn)方式，Ml和M3是尺寸工藝相同的PMOS管，M2和M4是尺寸工藝相同的NMOS管，D和 Dn是由同一 Vin輸入CMOS信號(hào)導(dǎo)出的互為反相的信號(hào)，輸出Vop和Von在外部接阻值為 100 Ω的終端電阻，構(gòu)成回路。當(dāng)Dn為高電平，D為低電平時(shí)，Ml和Μ4管導(dǎo)通，Μ2和Μ3管
3截止，電流從Vop流向Von，并產(chǎn)生350mV的壓降；反之，當(dāng)Dn為低電平，D為高電平時(shí)，M2 和M3管導(dǎo)通，Ml和M4管截止，電流從Von流向Vop，并產(chǎn)生350mV的壓降。這樣就把一個(gè) CMOS信號(hào)轉(zhuǎn)換成了 LVDS信號(hào)。圖3為比較實(shí)用的一種高速LVDS發(fā)送電路的結(jié)構(gòu)原理圖，電路主要由全橋式驅(qū)動(dòng)電路、共模反饋控制電路和開(kāi)關(guān)驅(qū)動(dòng)電路3個(gè)模塊組成。M1-M6組成了全橋式驅(qū)動(dòng)電路，以提供輸出電流方向不斷切換的3. 5mA的電流；全橋式驅(qū)動(dòng)電路的驅(qū)動(dòng)開(kāi)關(guān)管(M1-M4)尺寸一般都比較大，并且需要一對(duì)互補(bǔ)的驅(qū)動(dòng)信號(hào)，而輸入信號(hào)為沒(méi)有任何驅(qū)動(dòng)能力的數(shù)字邏輯信號(hào)，因此我們需要一個(gè)開(kāi)關(guān)驅(qū)動(dòng)電路；由于LVDS輸出信號(hào)的共模電平必須穩(wěn)定在1. 2V 左右，因此需要設(shè)置一個(gè)共模反饋電路來(lái)穩(wěn)定共模輸出電壓。從圖3所示的高速LVDS發(fā)送電路的結(jié)構(gòu)原理圖中可以看出，電路的輸出信號(hào)傳輸速度取決于M1-M6組成的全橋式驅(qū)動(dòng)電路所提供的3. 5mA電流的切換速度。因此互補(bǔ)開(kāi)關(guān)驅(qū)動(dòng)電路的驅(qū)動(dòng)速度直接決定LVDS發(fā)送電路的數(shù)據(jù)發(fā)送能力。
發(fā)明內(nèi)容本實(shí)用新型的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種死區(qū)增強(qiáng)保護(hù)高速互補(bǔ)開(kāi)關(guān)驅(qū)動(dòng)電路，可以大幅提高LVDS發(fā)送電路的數(shù)據(jù)發(fā)送能力。按照本實(shí)用新型提供的技術(shù)方案，所述死區(qū)增強(qiáng)保護(hù)高速互補(bǔ)開(kāi)關(guān)驅(qū)動(dòng)電路包括互補(bǔ)信號(hào)產(chǎn)生電路和死區(qū)增強(qiáng)保護(hù)電路；所述互補(bǔ)信號(hào)產(chǎn)生電路由9個(gè)反相器連接構(gòu)成，電路連接關(guān)系是第一反相器輸入端連接到死區(qū)增強(qiáng)保護(hù)高速互補(bǔ)開(kāi)關(guān)驅(qū)動(dòng)電路輸入信號(hào)，第一反相器輸出端連接到第二反相器的輸入端；第二反相器輸出端連接到第三反相器和第五反相器的輸入端以及第四反相器的輸出端；第三反相器輸出端連接到互補(bǔ)信號(hào)產(chǎn)生電路的反相信號(hào)輸出端，同時(shí)還連接到第七反相器的輸入端以及第六反相器的輸出端；第八反相器輸入端連接到死區(qū)增強(qiáng)保護(hù)高速互補(bǔ)開(kāi)關(guān)驅(qū)動(dòng)電路輸入信號(hào)，第八反相器輸出端連接到第九反相器的輸入端和第五反相器的輸出端以及第四反相器的輸入端；第九反相器輸出端連接到互補(bǔ)信號(hào)產(chǎn)生電路的同相信號(hào)輸出端，同時(shí)還連接到第七反相器的輸出端以及第六反相器的輸入端；所述死區(qū)增強(qiáng)保護(hù)電路包括第一 NMOS晶體管、第二 PMOS晶體管、第三NMOS晶體管、第四PMOS晶體管、第五NMOS晶體管、第六PMOS晶體管、第七NMOS晶體管和第八PMOS 晶體管，電路連接關(guān)系是第一 NMOS晶體管的柵極連接到互補(bǔ)信號(hào)產(chǎn)生電路的反相信號(hào)輸出端，第一 NMOS晶體管源極連接到地，第一 NMOS晶體管漏極連接到第三NMOS晶體管的源極和第四PMOS晶體管的漏極；第二 PMOS晶體管的柵極連接到互補(bǔ)信號(hào)產(chǎn)生電路的反相信號(hào)輸出端，第二 PMOS晶體管源極連接到電源，第二 PMOS晶體管漏極連接到第三NMOS晶體管的漏極和第四PMOS晶體管的源極；第三NMOS晶體管柵極和第四PMOS晶體管柵極也連接到互補(bǔ)信號(hào)產(chǎn)生電路的反相信號(hào)輸出端；第五NMOS晶體管柵極連接到互補(bǔ)信號(hào)產(chǎn)生電路的同相信號(hào)輸出端，第五NMOS晶體管源極連接到地，第五NMOS晶體管漏極連接到第七NMOS 晶體管的源極和第八PMOS晶體管的漏極；第六PMOS晶體管的柵極連接到互補(bǔ)信號(hào)產(chǎn)生電路的同相信號(hào)輸出端，第六PMOS晶體管源極連接到電源，第六PMOS晶體管漏極連接到第七 NMOS晶體管的漏極和第八PMOS晶體管的源極；第七NMOS晶體管柵極和第八PMOS晶體管柵極也連接到互補(bǔ)信號(hào)產(chǎn)生電路的同相信號(hào)輸出端D。
4[0012]本實(shí)用新型的優(yōu)點(diǎn)是該高速互補(bǔ)開(kāi)關(guān)信號(hào)驅(qū)動(dòng)電路由互補(bǔ)信號(hào)產(chǎn)生電路和死區(qū)增強(qiáng)保護(hù)電路連接得到，可以保證互補(bǔ)開(kāi)關(guān)輸出電流的連續(xù)性，同時(shí)由于單管的翻轉(zhuǎn)速度也較N-P兩個(gè)MOS管的狀態(tài)同時(shí)翻轉(zhuǎn)要快，提高了電路的工作速度，非常適合于應(yīng)用于互補(bǔ)輸出驅(qū)動(dòng)電路中。

圖1為L(zhǎng)VDS傳輸基本原理；圖2 (a)為L(zhǎng)VDS信號(hào)發(fā)送電路基本原理圖；圖2(b)為圖2(a)的一種實(shí)現(xiàn)電路原理圖。圖3為一種實(shí)用的LVDS信號(hào)發(fā)送電路結(jié)構(gòu)原理圖；圖4為本實(shí)用新型死區(qū)增強(qiáng)保護(hù)高速互補(bǔ)開(kāi)關(guān)驅(qū)動(dòng)電路原理圖；圖5為本實(shí)用新型死區(qū)增強(qiáng)保護(hù)高速互補(bǔ)開(kāi)關(guān)驅(qū)動(dòng)電路仿真曲線。
具體實(shí)施方式
以下結(jié)合附圖和實(shí)例對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)的說(shuō)明。圖2中LVDS發(fā)送電路的全橋式驅(qū)動(dòng)電路的開(kāi)關(guān)驅(qū)動(dòng)信號(hào)為互為反相D和Dn信號(hào)。 假設(shè)D由0向1翻轉(zhuǎn)，由于翻轉(zhuǎn)信號(hào)存在一定的上升時(shí)間，這樣在電壓為中間電平時(shí)會(huì)出現(xiàn)一段時(shí)間內(nèi)Ml和M2同時(shí)導(dǎo)通的“死區(qū)”情況，Ml和M2的工作狀態(tài)會(huì)同時(shí)發(fā)生變化，這樣會(huì)輸出電流會(huì)發(fā)生波動(dòng)，減慢輸出電流信號(hào)的方向翻轉(zhuǎn)速度。通過(guò)將加在Ml和M2上的D信號(hào)改為具有一定“死區(qū)時(shí)間增強(qiáng)”的相互間有一定延時(shí)的Dl和D2信號(hào)，假設(shè)當(dāng)D2信號(hào)由0 向1開(kāi)始翻轉(zhuǎn)時(shí)Dl仍然為0，當(dāng)M2管的工作狀態(tài)穩(wěn)定時(shí)，Dl信號(hào)才由0向1開(kāi)始翻轉(zhuǎn)。這樣當(dāng)M2管由截止?fàn)顟B(tài)變化為飽和狀態(tài)，MI管的工作狀態(tài)沒(méi)有變化，而當(dāng)M2管的工作狀態(tài)導(dǎo)通穩(wěn)定后，MI管的工作狀態(tài)才發(fā)生變化，這樣就可以保證輸出電流的連續(xù)性，同時(shí)單管的翻轉(zhuǎn)速度也較N-P兩個(gè)MOS管的狀態(tài)同時(shí)翻轉(zhuǎn)要快，因此，也提高了電路的工作速度。圖4為本實(shí)用新型所設(shè)計(jì)的發(fā)送電路中的開(kāi)關(guān)驅(qū)動(dòng)電路的原理圖。開(kāi)關(guān)驅(qū)動(dòng)電路由互補(bǔ)信號(hào)產(chǎn)生電路1和死區(qū)增強(qiáng)保護(hù)電路2連接得到。輸入信號(hào)Vin為沒(méi)有驅(qū)動(dòng)能力的數(shù)字邏輯信號(hào)，開(kāi)關(guān)驅(qū)動(dòng)電路的首先將輸入數(shù)字信號(hào)Vin經(jīng)互補(bǔ)信號(hào)產(chǎn)生電路1轉(zhuǎn)換成互補(bǔ)驅(qū)動(dòng)信號(hào)D和Dn ；然后死區(qū)增強(qiáng)保護(hù)電路2將互補(bǔ)驅(qū)動(dòng)信號(hào)D和Dn轉(zhuǎn)換為具有一定死區(qū)時(shí)間保護(hù)的開(kāi)關(guān)驅(qū)動(dòng)信號(hào)D1-D4。要得到一定的時(shí)間延遲采用傳統(tǒng)的數(shù)字電路很容易實(shí)現(xiàn)， 但是對(duì)于(^bps高速的電路來(lái)說(shuō)，數(shù)字電路兩個(gè)反向器串聯(lián)之后產(chǎn)生的延時(shí)將會(huì)過(guò)大，因此需要采用模擬連續(xù)的方式實(shí)現(xiàn)該延時(shí)。所述互補(bǔ)信號(hào)產(chǎn)生電路1由9個(gè)反相器a、b、C、d、e、f、g、h、i連接構(gòu)成。第一反相器a輸入端連接到輸入信號(hào)Vin，第一反相器a輸出端連接到第二反相器b的輸入端；第二反相器b輸出端連接到第三反相器c和第五反相器e的輸入端以及第四反相器d的輸出端；第三反相器c輸出端連接到互補(bǔ)信號(hào)產(chǎn)生電路1的反相信號(hào)輸出端Dn，同時(shí)還連接到第七反相器g的輸入端以及第六反相器f的輸出端；第八反相器h輸入端連接到輸入信號(hào) Vin，第八反相器h輸出端連接到第九反相器i的輸入端和第五反相器e的輸出端以及第四反相器d的輸入端；第九反相器i輸出端連接到互補(bǔ)信號(hào)產(chǎn)生電路1的同相信號(hào)輸出端D， 同時(shí)還連接到第七反相器g的輸出端以及第六反相器f的輸入端。[0023]所述死區(qū)增強(qiáng)保護(hù)電路2包括第一 NMOS晶體管M1A、第二 PMOS晶體管M1B、第三 NMOS晶體管M1C、第四PMOS晶體管M1D、第五NMOS晶體管M2A、第六PMOS晶體管M2B、第七 NMOS晶體管M2C和第八PMOS晶體管M2D。第一 NMOS晶體管MlA的柵極連接到互補(bǔ)信號(hào)產(chǎn)生電路1的反相信號(hào)輸出端Dn，源極連接到地GND，漏極連接到第三NMOS晶體管MlC的源極和第四PMOS晶體管MlD的漏極；第二 PMOS晶體管MlB的柵極連接到互補(bǔ)信號(hào)產(chǎn)生電路 1的反相信號(hào)輸出端Dn，源極連接到電源VDD，漏極連接到第三NMOS晶體管MlC的漏極和第四PMOS晶體管MlD的源極；第三NMOS晶體管MlC和第四PMOS晶體管MlD的柵極也連接到互補(bǔ)信號(hào)產(chǎn)生電路1的反相信號(hào)輸出端Dn。第五NMOS晶體管M2A的柵極連接到互補(bǔ)信號(hào)產(chǎn)生電路1的同相信號(hào)輸出端D，源極連接到地GND，漏極連接到第七NMOS晶體管M2C的源極和第八PMOS晶體管M2D的漏極；第六PMOS晶體管M2B的柵極連接到互補(bǔ)信號(hào)產(chǎn)生電路 1的同相信號(hào)輸出端D，源極連接到電源VDD，漏極連接到第七NMOS晶體管M2C的漏極和第八PMOS晶體管M2D的源極；第七NMOS晶體管M2C和第八PMOS晶體管M2D的柵極也連接到互補(bǔ)信號(hào)產(chǎn)生電路1的同相信號(hào)輸出端D。上述本實(shí)用新型中新穎的“死區(qū)增強(qiáng)保護(hù)”電路的工作可以描述如下對(duì)于D信號(hào)由高向低翻轉(zhuǎn)，當(dāng)D信號(hào)電平由VDD開(kāi)始下降，Vd下降到VDD-Vth2B時(shí)，M2B開(kāi)始導(dǎo)通，D2 點(diǎn)電壓開(kāi)始上升，Dl電壓仍然為0不變；Vd繼續(xù)下降到VDD-Vth2D-Vds2B時(shí)，M2D管才開(kāi)始導(dǎo)通，Dl點(diǎn)電壓才開(kāi)始上升，D2點(diǎn)電壓繼續(xù)上升；Vd繼續(xù)下降到Vth2C+Vds2A時(shí)，M2C管截止，D2點(diǎn)電壓幾乎到達(dá)VDD不變，Dl點(diǎn)電壓繼續(xù)上升；最后Vd繼續(xù)下降到Vth2A以下時(shí)， M2A管截止，D2-D1點(diǎn)電壓均達(dá)到VDD不變，這樣便形成了 Dl相對(duì)于D2的上升沿延時(shí)。對(duì)于D信號(hào)由低向高翻轉(zhuǎn)，工作情況完全互補(bǔ)相反。當(dāng)D信號(hào)電平由0開(kāi)始上升， Vd上升到Vth2A時(shí)，M2A開(kāi)始導(dǎo)通，Dl點(diǎn)電壓開(kāi)始下降，D2電壓仍然為VDD不變；Vd繼續(xù)上升到Vth2C+Vds2A時(shí)，M2C管才開(kāi)始導(dǎo)通，D2點(diǎn)電壓才開(kāi)始下降，Dl點(diǎn)電壓繼續(xù)下降；Vd繼續(xù)上升到VDD-Vth2D-Vds2B時(shí)，M2D管截止，Dl點(diǎn)電壓幾乎到達(dá)0不變，D2點(diǎn)電壓繼續(xù)下降；最后Vd繼續(xù)上升到VDD-Vth2B以上時(shí)，M2B管截止，D2-D1點(diǎn)電壓均達(dá)到0不變，這樣便形成了 D2相對(duì)于Dl的下降沿延時(shí)。圖5為本文所使用的改進(jìn)之后的具有死區(qū)增強(qiáng)保護(hù)功能的開(kāi)關(guān)驅(qū)動(dòng)電路得到的 LVDS輸出驅(qū)動(dòng)信號(hào)于傳統(tǒng)的驅(qū)動(dòng)電路的輸出波形的仿真對(duì)比結(jié)果?？梢钥闯龈倪M(jìn)之后的電路輸出波形雖然具有一定尖峰，但是波形斜率明顯增大，因此速度明顯提升。
權(quán)利要求1.死區(qū)增強(qiáng)保護(hù)高速互補(bǔ)開(kāi)關(guān)驅(qū)動(dòng)電路，其特征是包括互補(bǔ)信號(hào)產(chǎn)生電路和死區(qū)增強(qiáng)保護(hù)電路；所述互補(bǔ)信號(hào)產(chǎn)生電路由9個(gè)反相器連接構(gòu)成，電路連接關(guān)系是第一反相器(a)輸入端連接到死區(qū)增強(qiáng)保護(hù)高速互補(bǔ)開(kāi)關(guān)驅(qū)動(dòng)電路輸入信號(hào)(Vin)，第一反相器(a)輸出端連接到第二反相器(b)的輸入端；第二反相器(b)輸出端連接到第三反相器(C)和第五反相器(e)的輸入端以及第四反相器(d)的輸出端；第三反相器(c)輸出端連接到互補(bǔ)信號(hào)產(chǎn)生電路的反相信號(hào)輸出端(Dn)，同時(shí)還連接到第七反相器(g)的輸入端以及第六反相器 (f)的輸出端；第八反相器(h)輸入端連接到死區(qū)增強(qiáng)保護(hù)高速互補(bǔ)開(kāi)關(guān)驅(qū)動(dòng)電路輸入信號(hào)(Vin)，第八反相器(h)輸出端連接到第九反相器(i)的輸入端和第五反相器(e)的輸出端以及第四反相器(d)的輸入端；第九反相器(i)輸出端連接到互補(bǔ)信號(hào)產(chǎn)生電路的同相信號(hào)輸出端(D)，同時(shí)還連接到第七反相器(g)的輸出端以及第六反相器(f)的輸入端；所述死區(qū)增強(qiáng)保護(hù)電路包括第一 NMOS晶體管(M1A)、第二 PMOS晶體管(M1B)、第三 NMOS晶體管(M1C)、第四PMOS晶體管(M1D)、第五NMOS晶體管(M2A)、第六PMOS晶體管 (M2B)、第七NMOS晶體管(M2C)和第八PMOS晶體管(M2D)，電路連接關(guān)系是第一 NMOS晶體管(MlA)的柵極連接到互補(bǔ)信號(hào)產(chǎn)生電路的反相信號(hào)輸出端(Dn)，第一 NMOS晶體管(MlA) 源極連接到地，第一 NMOS晶體管(MlA)漏極連接到第三NMOS晶體管(MlC)的源極和第四 PMOS晶體管(MlD)的漏極；第二 PMOS晶體管(MlB)的柵極連接到互補(bǔ)信號(hào)產(chǎn)生電路的反相信號(hào)輸出端(Dn)，第二 PMOS晶體管(MlB)源極連接到電源，第二 PMOS晶體管(MlB)漏極連接到第三NMOS晶體管(MlC)的漏極和第四PMOS晶體管(MlD)的源極；第三NMOS晶體管(MlC)柵極和第四PMOS晶體管(MlD)柵極也連接到互補(bǔ)信號(hào)產(chǎn)生電路的反相信號(hào)輸出端(Dn);第五NMOS晶體管(M2A)柵極連接到互補(bǔ)信號(hào)產(chǎn)生電路的同相信號(hào)輸出端(D)，第五NMOS晶體管(M2A)源極連接到地，第五NMOS晶體管(M2A)漏極連接到第七NMOS晶體管 (M2C)的源極和第八PMOS晶體管(M2D)的漏極；第六PMOS晶體管(M2B)的柵極連接到互補(bǔ)信號(hào)產(chǎn)生電路的同相信號(hào)輸出端(D)，第六PMOS晶體管(M2B)源極連接到電源，第六PMOS 晶體管(M2B)漏極連接到第七NMOS晶體管(M2C)的漏極和第八PMOS晶體管(M2D)的源極； 第七NMOS晶體管(M2C)柵極和第八PMOS晶體管(M2D)柵極也連接到互補(bǔ)信號(hào)產(chǎn)生電路的同相信號(hào)輸出端(D)。
專(zhuān)利摘要本實(shí)用新型涉及集成電路中信號(hào)驅(qū)動(dòng)技術(shù)領(lǐng)域，具體為一種高速互補(bǔ)開(kāi)關(guān)信號(hào)驅(qū)動(dòng)電路，其具有死區(qū)增強(qiáng)保護(hù)結(jié)構(gòu)。該高速互補(bǔ)開(kāi)關(guān)信號(hào)驅(qū)動(dòng)電路由互補(bǔ)信號(hào)產(chǎn)生電路和死區(qū)增強(qiáng)保護(hù)電路連接得到，可以保證互補(bǔ)開(kāi)關(guān)輸出電流的連續(xù)性，同時(shí)由于單管的翻轉(zhuǎn)速度也較N-P兩個(gè)MOS管的狀態(tài)同時(shí)翻轉(zhuǎn)要快，電路具有更高的工作速度。
文檔編號(hào)H03K17/687GK202261207SQ201120386309
公開(kāi)日2012年5月30日 申請(qǐng)日期2011年10月11日 優(yōu)先權(quán)日2011年10月11日
發(fā)明者于宗光, 季惠才, 陳珍海, 黃嵩人 申請(qǐng)人:中國(guó)電子科技集團(tuán)公司第五十八研究所