專(zhuān)利名稱：不受工藝偏差影響的精密恒流源中的溫度補(bǔ)償電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明應(yīng)用于集成電路設(shè)計(jì)中的模擬集成電路和混合集成電路設(shè)計(jì)領(lǐng)域，尤其應(yīng)用在模擬或混合設(shè)計(jì)中對(duì)恒流源有很高精度要求的芯片設(shè)計(jì)中，例如多位高精度的ADC、DAC或回路供電儀表等芯片的設(shè)計(jì)中。
背景技術(shù)：
在集成電路設(shè)計(jì)的行業(yè)里，一直以來(lái)基準(zhǔn)電壓源和基準(zhǔn)電流源是模擬集成電路和混合集成電路設(shè)計(jì)中的關(guān)鍵模塊，廣泛應(yīng)用于數(shù)模轉(zhuǎn)換器、振蕩器、放大器等電路中，它們的精度會(huì)直接影響芯片整體的性能。尤其是在多位高精度的ADC和DAC芯片的設(shè)計(jì)中，對(duì)基準(zhǔn)電流源的精度有著極高的要求。高精度、高穩(wěn)定性的基準(zhǔn)電流源支撐著高性能電路，所以設(shè)計(jì)一款高精度基準(zhǔn)電流源有著十分重要的現(xiàn)實(shí)意義。其中電流的溫度補(bǔ)償技術(shù)是實(shí)現(xiàn)高精度恒流源的關(guān)鍵技術(shù)。 目前國(guó)內(nèi)外對(duì)基準(zhǔn)電流源的研究比較少，報(bào)道中還沒(méi)有成熟的電路結(jié)構(gòu)可以產(chǎn)生IOppm/°C以內(nèi)的基準(zhǔn)電流源。通用的產(chǎn)生基準(zhǔn)電流源的方法是在基準(zhǔn)電壓的基礎(chǔ)上通過(guò)一個(gè)電阻將電壓信號(hào)轉(zhuǎn)換成電流信號(hào)，所以電阻的精度也直接影響著恒流源的精度。電阻是一個(gè)對(duì)工藝和溫度極其敏感的量，大部分的模擬或混合芯片的設(shè)計(jì)都會(huì)對(duì)這種直接影響精度的電阻進(jìn)行修調(diào)，讓其精度達(dá)到一個(gè)比較精確的指標(biāo)，要想進(jìn)一步提高精度則需要引入溫度補(bǔ)償技術(shù)。傳統(tǒng)電流源溫度補(bǔ)償?shù)姆椒ㄊ抢梅种щ娏鞯恼?、?fù)溫度系數(shù)簡(jiǎn)單地疊加進(jìn)行兩級(jí)溫度補(bǔ)償，這種溫度補(bǔ)償方法需要引入四個(gè)補(bǔ)償參數(shù)的變量，難于同時(shí)控制，而且受工藝偏差的影響，補(bǔ)償后的電流源溫度系數(shù)不慎理想。然而隨著集成電路的飛速發(fā)展，模擬或混合芯片對(duì)精度的要求越來(lái)越高，研究一種不受工藝偏差影響的的電流溫度補(bǔ)償技術(shù)會(huì)對(duì)行業(yè)的發(fā)展起到關(guān)鍵性的作用。

發(fā)明內(nèi)容
發(fā)明目的本發(fā)明涉及一種不受工藝偏差影響的精密恒流源中的溫度補(bǔ)償電路，其目的是解決以往的技術(shù)受工藝偏差影響以至于電流源精度低、穩(wěn)定性差的問(wèn)題。技術(shù)方案本發(fā)明是通過(guò)以下技術(shù)方案實(shí)現(xiàn)的
一種不受工藝偏差影響的精密恒流源中的溫度補(bǔ)償電路，其特征在于該電路由電阻分壓器及多個(gè)晶體管構(gòu)成；電阻分壓器為串聯(lián)在一起的第一電阻R1、第二電阻R2和第三電阻R3，Rl的一端接2. 5V基準(zhǔn)電壓，R3另一端接地；第一 PMOS晶體管PU NMOS晶體管NI和第四電阻R4產(chǎn)生一支路電流，PMOS晶體管Pl的源接電源VCC，柵漏短接，接第一 NMOS晶體管NI的漏端，第一 NMOS晶體管NI的柵接2. 5V基準(zhǔn)電壓，第一 NMOS晶體管NI的源接第四電阻R4的一端，第四電阻R4另一端接地；第二 PMOS晶體管P2和第一 NPN型晶體管Ql以及第二 NPN型晶體管Q2組成一條支路，第二 PMOS晶體管P2的源端接電源VCC，柵接第一PMOS晶體管Pl的柵，第一 NPN型晶體管Ql的基極和集電極短接接第二 PMOS晶體管P2的漏端，第二 NPN型晶體管Q2基極和集電極短接接第一 NPN型晶體管Ql的發(fā)射極，第二 NPN型晶體管Q2的發(fā)射極接地，第二 PMOS晶體管P2的漏端引出電壓信號(hào)Vtemp ;第三PMOS晶體管P3和第二 NMOS晶體管N2組成支路，第三PMOS晶體管P3的源端接電源VCC，柵接第
一PMOS晶體管Pl的柵，第二 NMOS晶體管N2柵漏短接接第三PMOS晶體管P3的漏，源端接地；第三PMOS晶體管P3的漏端引出電壓信號(hào)VB ；
第四PMOS晶體管P4、第五PMOS晶體管P5、第七PMOS晶體管P7、第八PMOS晶體管P8和第三NMOS晶體管N3、第四NMOS晶體管N4、第五NMOS晶體管N5組成一個(gè)比較器，第五NMOS晶體管N5為差分對(duì)提供尾電流，柵接電壓VB，源極接地，第三NMOS晶體管N3和第四NMOS晶體管N4是比較器的差分對(duì)，第三NMOS晶體管N3和第四NMOS晶體管N4的源端接在一起然后一起接第五NMOS晶體管N5的漏端，第三NMOS晶體管N3的柵接I. 6V，第四NMOS晶體管N4的柵接電壓信號(hào)Vtemp，負(fù)載管第七PMOS晶體管P7的柵漏短接接第三NMOS晶體管N3的漏端，負(fù)載管第八PMOS晶體管P8的柵接第七PMOS晶體管P7的柵，漏接第四NMOS晶體管N4的漏，第四PMOS晶體管P4柵漏短接接第七PMOS晶體管P7的源，第四PMOS晶體管P4的源接電源VCC，第五PMOS晶體管P5柵漏短接接第八PMOS晶體管P8的源，第五PMOS晶體管P5的源接電源VCC ；
第九PMOS晶體管P9、第十PMOS晶體管P10、第十二 PMOS晶體管P12、第十三PMOS晶體管P13和第六NMOS晶體管N6、第七NMOS晶體管N7、第八NMOS晶體管N8組成一個(gè)比較器，第八NMOS晶體管N8為差分對(duì)提供尾電流，柵接電壓VB，源極接地；第六NMOS晶體管N6、第七NMOS晶體管N7是比較器的差分對(duì)，第六NMOS晶體管N6和第七NMOS晶體管N7的源端接一起后再接第八NMOS晶體管N8的漏端，第六NMOS晶體管N6的柵接I. 0V,第七NMOS晶體管N7的柵接Vtemp，負(fù)載管第十二 PMOS晶體管P12的柵漏短接接第七NMOS晶體管N7的漏端，負(fù)載管第十三PMOS晶體管P13的柵接第十二 PMOS晶體管P12的柵，第十三PMOS晶體管P13的漏接第六NMOS晶體管N6的漏，第九PMOS晶體管P9柵漏短接接第十二 PMOS晶體管P12的源，第九PMOS晶體管P9的源接電源VCC，第十PMOS晶體管PlO柵漏短接接第十三PMOS晶體管P13的源，第十PMOS晶體管PlO的源接電源VCC ;第六PMOS晶體管P6的柵接比較器(I)中第五PMOS晶體管P5的柵，第六PMOS晶體管P6的源接電源VCC，第i^一PMOS晶體管Pll的柵接比較器(2)中第十PMOS晶體管PlO的柵，第i^一 PMOS晶體管Pll的源接電源VCC，第六PMOS晶體管P6和第i^一 PMOS晶體管Pll的漏端接在一起。優(yōu)點(diǎn)及效果本發(fā)明提供一種不受工藝偏差影響的精密恒流源中的溫度補(bǔ)償電路，這種補(bǔ)償電路不受工藝偏差影響，避免了電流直接受某電阻阻值和某晶體管影響的問(wèn)題，在原本呈現(xiàn)拋物線形狀恒流源溫度曲線的低溫段和高溫段進(jìn)行電流補(bǔ)償，使得恒流源在各個(gè)工藝角的溫度系數(shù)均在8ppm/°C以內(nèi)。本發(fā)明的具體優(yōu)點(diǎn)如下
(I)不受工藝偏差的影響，補(bǔ)償電流的特性不受電阻阻值或晶體管的工藝偏差造成的影響。(2)本發(fā)明提出的電路設(shè)計(jì)方法簡(jiǎn)單，能夠被設(shè)計(jì)者很容易地應(yīng)用于集成電路模擬和混合電路的設(shè)計(jì)當(dāng)中。


圖I為傳統(tǒng)的電流疊加型溫度補(bǔ)償電路
圖2為發(fā)明的不受工藝偏差影響的精密恒流源中的溫度補(bǔ)償電路圖3為使用運(yùn)放結(jié)構(gòu)產(chǎn)生的恒流源電路圖。
具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步的說(shuō)明
如圖I所示，本發(fā)明提供一種不受工藝偏差影響的精密恒流源中的溫度補(bǔ)償電路，其特征在于該電路由電阻分壓器及多個(gè)晶體管構(gòu)成；電阻分壓器為串聯(lián)在一起的第一電阻R1、第二電阻R2和第三電阻R3，Rl的一端接2. 5V基準(zhǔn)電壓，R3另一端接地，Rl和R2間產(chǎn)生I. 6V電壓，R2和R3間產(chǎn)生I. OV電壓；第一 PMOS晶體管PU NMOS晶體管NI和第四電阻R4產(chǎn)生一支路電流，PMOS晶體管Pl的源接電源VCC，柵漏短接，接第一 NMOS晶體管NI的漏端，第一 NMOS晶體管NI的柵接2. 5V基準(zhǔn)電壓，第一 NMOS晶體管NI的源接第四電阻R4的一端，第四電阻R4另一端接地；第二 PMOS晶體管P2和第一 NPN型晶體管Ql以及第
二NPN型晶體管Q2組成一條支路，第二 PMOS晶體管P2的源端接電源VCC，柵接第一 PMOS晶體管Pl的柵，第一 NPN型晶體管Ql的基極和集電極短接接第二 PMOS晶體管P2的漏端，第二 NPN型晶體管Q2基極和集電極短接接第一 NPN型晶體管Ql的發(fā)射極，第二 NPN型晶體管Q2的發(fā)射極接地，第二 PMOS晶體管P2的漏端引出電壓信號(hào)Vtemp ;第三PMOS晶體管·P3和第二 NMOS晶體管N2組成支路，第三PMOS晶體管P3的源端接電源VCC，柵接第一 PMOS晶體管Pl的柵，第二 NMOS晶體管N2柵漏短接接第三PMOS晶體管P3的漏，源端接地；第三PMOS晶體管P3的漏端引出電壓信號(hào)VB ；
第四PMOS晶體管P4、第五PMOS晶體管P5、第七PMOS晶體管P7、第八PMOS晶體管P8和第三NMOS晶體管N3、第四NMOS晶體管N4、第五NMOS晶體管N5組成一個(gè)比較器1，第五NMOS晶體管N5為差分對(duì)提供尾電流，柵接電壓VB，源極接地，第三NMOS晶體管N3和第四NMOS晶體管N4是比較器的差分對(duì)，第三NMOS晶體管N3和第四NMOS晶體管N4的源端接在一起然后一起接第五NMOS晶體管N5的漏端，第三NMOS晶體管N3的柵接I. 6V，第四NMOS晶體管N4的柵接Vtemp，負(fù)載管第七PMOS晶體管P7的柵漏短接接第三NMOS晶體管N3的漏端，負(fù)載管第八PMOS晶體管P8的柵接第七PMOS晶體管P7的柵，漏接第四NMOS晶體管N4的漏，第四PMOS晶體管P4柵漏短接接第七PMOS晶體管P7的源，第四PMOS晶體管P4的源接電源VCC，第五PMOS晶體管P5柵漏短接接第八PMOS晶體管P8的源，第五PMOS晶體管P5的源接電源VCC;
第九PMOS晶體管P9、第十PMOS晶體管P10、第十二 PMOS晶體管P12、第十三PMOS晶體管P13和第六NMOS晶體管N6、第七NMOS晶體管N7、第八NMOS晶體管N8組成一個(gè)比較器2，第八NMOS晶體管N8為差分對(duì)提供尾電流，柵接電壓VB，源極接地；第六NMOS晶體管N6、第七NMOS晶體管N7是比較器的差分對(duì)，第六NMOS晶體管N6和第七NMOS晶體管N7的源端接一起后再接第八NMOS晶體管N8的漏端，第六NMOS晶體管N6的柵接I. 0V,第七NMOS晶體管N7的柵接Vtemp，負(fù)載管第十二 PMOS晶體管P12的柵漏短接接第七NMOS晶體管N7的漏端，負(fù)載管第十三PMOS晶體管P13的柵接第十二 PMOS晶體管P12的柵，第十三PMOS晶體管P13的漏接第六NMOS晶體管N6的漏，第九PMOS晶體管P9柵漏短接接第十二 PMOS晶體管P12的源，第九PMOS晶體管P9的源接電源VCC，第十PMOS晶體管PlO柵漏短接接第十三PMOS晶體管P13的源，第十PMOS晶體管PlO的源接電源VCC ;第六PMOS晶體管P6的柵接比較器I中第五PMOS晶體管P5的柵，第六PMOS晶體管P6的源接電源VCC，第i^一PMOS晶體管Pll的柵接比較器2中第十PMOS晶體管PlO的柵，第i^一 PMOS晶體管Pll的源接電源VCC，第六PMOS晶體管P6和第i^一 PMOS晶體管Pll的漏端接在一起。
圖2是本發(fā)明的不受工藝偏差影響的精密恒流源中的溫度補(bǔ)償電路的具體電路結(jié)構(gòu)，總體思想是利用PN結(jié)正向結(jié)壓降的溫度系數(shù)幾乎不受工藝偏差影響的特性和運(yùn)放中負(fù)載電流與差分對(duì)正負(fù)端電壓差的關(guān)系特性提出了一種避免工藝偏差影響的分段溫度補(bǔ)償技術(shù)。通過(guò)比較器差分對(duì)正負(fù)端的電壓差隨溫度的變化而改變，導(dǎo)致兩路負(fù)載管中的電流分配情況發(fā)生明顯變化，將兩個(gè)比較器中隨溫度變化趨勢(shì)相反的兩路電流通過(guò)鏡像后疊加，形成了全溫度下的溫度補(bǔ)償電流。如圖2所示，本發(fā)明電路包括電阻分壓電路，2. 5V基準(zhǔn)電壓源經(jīng)過(guò)第一電阻Rl、第二電阻R2、第三電阻R3產(chǎn)生1.6V和1.0V電壓；包括由第一 PMOS晶體管P1、第一 NMOS晶體管NI、第四電阻R4組成的一電流源，第一 NMOS晶體管NI作為放大管，柵極接2. 5V基準(zhǔn)電壓，第一 PMOS晶體管Pl做負(fù)載管；第二 PMOS晶體管P2、第一 NPN型晶體管Ql和第二NPN型晶體管Q2組成的支路電路是通過(guò)第二 PMOS晶體管P2的柵和第一 PMOS晶體管Pl的柵接在一起鏡像得來(lái)的，此支路兩個(gè)PN結(jié)疊加產(chǎn)生一個(gè)電壓信號(hào)Vtemp ;第三PMOS晶體管P3和第二 NMOS晶體管N2組成的支路，其電路是由第三PMOS晶體管P3柵極和第一 PMOS晶體管Pl柵極接在一起鏡像得來(lái)的，此支路通過(guò)第二 NMOS晶體管N2的柵漏短接產(chǎn)生一偏置 電壓VB ;第四PMOS晶體管P4、第五PMOS晶體管P5、第七PMOS晶體管P7、第八PMOS晶體管P8、第三NMOS晶體管N3、第四NMOS晶體管N4和第五NMOS晶體管N5組成比較器，差分對(duì)正端接電壓Vtemp，負(fù)端接電壓I. 0V，為差分支路提供電流的第五NMOS晶體管N5的柵電壓由偏置電壓VB提供，第四PMOS晶體管P4、第五PMOS晶體管P5、第七PMOS晶體管P7、第八PMOS晶體管P8是負(fù)載管；第九PMOS晶體管P9、第十PMOS晶體管P10、第十二 PMOS晶體管P12、第十三PMOS晶體管P13、第六NMOS晶體管N6、第七NMOS晶體管N7和第八NMOS晶體管NS組成和前一個(gè)相同結(jié)構(gòu)的比較器，差分對(duì)正端接電壓I. 6V，負(fù)端接電壓Vtemp ;經(jīng)過(guò)第六PMOS晶體管P6的電流15是由第五PMOS晶體管P5鏡像過(guò)來(lái)的，經(jīng)過(guò)第i^一 PMOS晶體管Pll的電流16是由第十PMOS晶體管PlO鏡像過(guò)來(lái)的，補(bǔ)償電流I。就相當(dāng)于是兩個(gè)比較器的兩支路電流疊加產(chǎn)生的。在實(shí)際應(yīng)用中根據(jù)實(shí)際需要補(bǔ)償電流的大小來(lái)調(diào)節(jié)電阻Rl、R2、R3的大小和比例，從而使連接到兩個(gè)比較器差分對(duì)的輸入電壓改變，進(jìn)而其負(fù)載電流分配情況會(huì)產(chǎn)生變化。一個(gè)實(shí)際應(yīng)用是圖2產(chǎn)生的補(bǔ)償電流Itj端連接到圖3中第一 PMOS管的漏端，為恒流源提供溫度補(bǔ)償電流。本發(fā)明結(jié)構(gòu)合理，效果明顯，實(shí)施方便，利于推廣應(yīng)用。
權(quán)利要求
1.一種不受工藝偏差影響的精密恒流源中的溫度補(bǔ)償電路，其特征在于該電路由電阻分壓器及多個(gè)晶體管構(gòu)成；電阻分壓器為串聯(lián)在一起的第一電阻R1、第二電阻R2和第三電阻R3，Rl的一端接2. 5V基準(zhǔn)電壓，R3另一端接地；第一 PMOS晶體管PU NMOS晶體管NI和第四電阻R4產(chǎn)生一支路電流，PMOS晶體管Pl的源接電源VCC，柵漏短接，接第一 NMOS晶體管NI的漏端，第一 NMOS晶體管NI的柵接2. 5V基準(zhǔn)電壓，第一 NMOS晶體管NI的源接第四電阻R4的一端，第四電阻R4另一端接地；第二 PMOS晶體管P2和第一 NPN型晶體管Ql以及第二 NPN型晶體管Q2組成一條支路，第二 PMOS晶體管P2的源端接電源VCC，柵接第一PMOS晶體管Pl的柵，第一 NPN型晶體管Ql的基極和集電極短接接第二 PMOS晶體管P2的漏端，第二 NPN型晶體管Q2基極和集電極短接接第一 NPN型晶體管Ql的發(fā)射極，第二 NPN型晶體管Q2的發(fā)射極接地，第二 PMOS晶體管P2的漏端引出電壓信號(hào)Vtemp ;第三PMOS晶體管P3和第二 NMOS晶體管N2組成支路，第三PMOS晶體管P3的源端接電源VCC，柵接第一 PMOS晶體管Pl的柵，第二 NMOS晶體管N2柵漏短接接第三PMOS晶體管P3的漏，源端接地；第三PMOS晶體管P3的漏端引出電壓信號(hào)VB ； 第四PMOS晶體管P4、第五PMOS晶體管P5、第七PMOS晶體管P7、第八PMOS晶體管P8和第三NMOS晶體管N3、第四NMOS晶體管N4、第五NMOS晶體管N5組成一個(gè)比較器，第五NMOS晶體管N5為差分對(duì)提供尾電流，柵接電壓VB，源極接地，第三NMOS晶體管N3和第四NMOS晶體管N4是比較器的差分對(duì)，第三NMOS晶體管N3和第四NMOS晶體管N4的源端接在一起然后一起接第五NMOS晶體管N5的漏端，第三NMOS晶體管N3的柵接I. 6V，第四NMOS晶體管N4的柵接電壓信號(hào)Vtemp，負(fù)載管第七PMOS晶體管P7的柵漏短接接第三NMOS晶體管N3的漏端，負(fù)載管第八PMOS晶體管P8的柵接第七PMOS晶體管P7的柵，漏接第四NMOS晶體管N4的漏，第四PMOS晶體管P4柵漏短接接第七PMOS晶體管P7的源，第四PMOS晶體管P4的源接電源VCC，第五PMOS晶體管P5柵漏短接接第八PMOS晶體管P8的源，第五PMOS晶體管P5的源接電源VCC ；· 第九PMOS晶體管P9、第十PMOS晶體管P10、第十二 PMOS晶體管P12、第十三PMOS晶體管P13和第六NMOS晶體管N6、第七NMOS晶體管N7、第八NMOS晶體管N8組成一個(gè)比較器，第八NMOS晶體管N8為差分對(duì)提供尾電流，柵接電壓VB，源極接地；第六NMOS晶體管N6、第七NMOS晶體管N7是比較器的差分對(duì)，第六NMOS晶體管N6和第七NMOS晶體管N7的源端接一起后再接第八NMOS晶體管N8的漏端，第六NMOS晶體管N6的柵接I. 0V,第七NMOS晶體管N7的柵接Vtemp，負(fù)載管第十二 PMOS晶體管P12的柵漏短接接第七NMOS晶體管N7的漏端，負(fù)載管第十三PMOS晶體管P13的柵接第十二 PMOS晶體管P12的柵，第十三PMOS晶體管P13的漏接第六NMOS晶體管N6的漏，第九PMOS晶體管P9柵漏短接接第十二 PMOS晶體管P12的源，第九PMOS晶體管P9的源接電源VCC，第十PMOS晶體管PlO柵漏短接接第十三PMOS晶體管P13的源，第十PMOS晶體管PlO的源接電源VCC ;第六PMOS晶體管P6的柵接比較器(I)中第五PMOS晶體管P5的柵，第六PMOS晶體管P6的源接電源VCC，第i^一PMOS晶體管Pll的柵接比較器(2)中第十PMOS晶體管PlO的柵，第i^一 PMOS晶體管Pll的源接電源VCC，第六PMOS晶體管P6和第i^一 PMOS晶體管Pll的漏端接在一起。
全文摘要
本發(fā)明涉及一種不受工藝偏差影響的精密恒流源中的溫度補(bǔ)償電路，其解決了以往的技術(shù)受工藝偏差影響以至于電流源精度低、穩(wěn)定性差的問(wèn)題。本發(fā)明結(jié)構(gòu)合理，效果明顯，實(shí)施方便，利于推廣應(yīng)用。
文檔編號(hào)G05F1/567GK102902296SQ201210426500
公開(kāi)日2013年1月30日 申請(qǐng)日期2012年10月31日 優(yōu)先權(quán)日2012年10月31日
發(fā)明者辛?xí)詫?申請(qǐng)人:沈陽(yáng)工業(yè)大學(xué)