專利名稱：基于緊湊型外設(shè)部件互聯(lián)總線的伺服控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于力矩電機(jī)控制技術(shù)領(lǐng)域中，涉及的一種伺服控制系統(tǒng)，特別是涉及一種基于緊湊型外設(shè)部件互聯(lián)總線的伺服控制系統(tǒng)。
背景技術(shù)：
光電經(jīng)緯儀是靶場(chǎng)用來(lái)測(cè)試外彈道跟蹤數(shù)據(jù)和飛行狀態(tài)的光學(xué)儀器，主要由光學(xué)系統(tǒng)、主控計(jì)算機(jī)系統(tǒng)、伺服控制系統(tǒng)、測(cè)角系統(tǒng)(方位、俯仰編碼器)、記錄系統(tǒng)(測(cè)量電視、紅外)等組成。伺服控制系統(tǒng)的作用是根據(jù)編碼器測(cè)角反饋的信息、主控計(jì)算機(jī)的引導(dǎo)信息以及測(cè)量電視或紅外的脫靶量信息進(jìn)行閉環(huán)處理，控制力矩電機(jī)驅(qū)動(dòng)跟蹤架，實(shí)現(xiàn)對(duì)目標(biāo)的實(shí)時(shí)穩(wěn)定跟蹤。光電經(jīng)緯儀的每個(gè)電子學(xué)分系統(tǒng)采用獨(dú)立機(jī)箱封裝，然后通過(guò)導(dǎo)電環(huán)和電纜連 接，伺服控制系統(tǒng)與經(jīng)緯儀其它分系統(tǒng)間通常采用RS-422通訊方式。本發(fā)明之前，與本發(fā)明最為接近的已有技術(shù)是中國(guó)科學(xué)院長(zhǎng)春光學(xué)精密機(jī)械與物理研究所研制的經(jīng)緯儀伺服控制系統(tǒng)，其結(jié)構(gòu)如圖I、圖2所示。包括RS-422通訊接口 I、調(diào)寬波輸出接口 2、模擬量輸入接口 3、數(shù)字I/O接口 4、差分信號(hào)接口芯片5、調(diào)寬波緩沖6、數(shù)字I/O緩沖7、異步串行通訊芯片8、可編程數(shù)字邏輯芯片9、控制核心10。其中，可編程數(shù)字邏輯芯片9內(nèi)部包含譯碼器11?？刂坪诵?0經(jīng)由本身的輸出引腳發(fā)出指令，發(fā)出的指令經(jīng)數(shù)字I/O緩沖7由數(shù)字I/o接口 4發(fā)出；外部狀態(tài)信息由數(shù)字I/O接口 4進(jìn)入，經(jīng)數(shù)字I/O緩沖7被控制核心10的輸入引腳讀入。外部的模擬信息由模擬量輸入接口 3直接進(jìn)入控制核心10的AD輸入引腳?？刂坪诵?0由本身的調(diào)寬波輸出引腳發(fā)出的調(diào)寬波經(jīng)調(diào)寬波緩沖6由調(diào)寬波輸出接口 2送出?？刂坪诵?0的數(shù)據(jù)線、地址線、中斷信號(hào)和讀寫信號(hào)線全部被引入可編程數(shù)字邏輯芯片9的內(nèi)部；異步串行通訊芯片8的數(shù)據(jù)線、片選信號(hào)、中斷信號(hào)和讀寫信號(hào)線也全部被引入可編程數(shù)字邏輯芯片9的內(nèi)部。控制核心10的數(shù)據(jù)線、中斷信號(hào)和讀寫信號(hào)線經(jīng)由可編程數(shù)字邏輯芯片9的內(nèi)部與異步串行通訊芯片8的數(shù)據(jù)線、中斷信號(hào)和讀寫信號(hào)線相連；控制核心10的地址線進(jìn)入可編程數(shù)字邏輯芯片9內(nèi)部的譯碼器11，譯碼器11產(chǎn)生片選信號(hào)，譯碼器11的片選信號(hào)連到異步串行通訊芯片8的片選信號(hào)。差分信號(hào)由RS-422通訊接口 I進(jìn)入系統(tǒng)，經(jīng)由差分信號(hào)接口芯片5轉(zhuǎn)換成幅值為5V的方波信號(hào)，幅值為5V的方波信號(hào)進(jìn)入異步串行通訊芯片8的數(shù)據(jù)接收引腳；同理異步串行通訊芯片8的數(shù)據(jù)發(fā)送引腳發(fā)出的幅值為5V的方波信號(hào)，經(jīng)由差分信號(hào)接口芯片5轉(zhuǎn)換成差分信號(hào)，由RS-422通訊接口 I送出。RS-422接口的最大傳輸速率10Mb/s，最大傳輸距離為300m。鑒于RS-422接口的連接方式和傳輸速率，必然導(dǎo)致整個(gè)光電經(jīng)緯儀系統(tǒng)體積龐大，集成度不高，且傳輸速率低。

發(fā)明內(nèi)容
為了克服已有技術(shù)存在的缺陷，本發(fā)明的目的在于提供一種峰值數(shù)據(jù)吞吐率達(dá)到每秒33兆字節(jié)(8位總線寬度)、系統(tǒng)集成化高度集中的伺服控制系統(tǒng)。本發(fā)明要解決的技術(shù)問(wèn)題是提供一種基于緊湊型外設(shè)部件互聯(lián)總線的伺服控制系統(tǒng)。解決技術(shù)問(wèn)題的技術(shù)方案如圖3、圖4所示。包括緊湊型外設(shè)部件互聯(lián)(CPCI)總線接口 12、調(diào)寬波輸出接口 13、模擬量輸入接口 14、數(shù)字I/O接口 15、CPCI總線接口芯片16、調(diào)寬波緩沖17、數(shù)字I/O緩沖18、可編程數(shù)字邏輯芯片19、控制核心20。其中，可編程數(shù)字邏輯芯片19中包括本地總線仲裁21和雙端口隨機(jī)存儲(chǔ)器22?？刂坪诵?0的數(shù)字輸出和輸入引腳與數(shù)字I/O緩沖18的輸入和輸出引腳相連，數(shù)字I/o緩沖18的輸出和輸入引腳與數(shù)字I/O接口 15相連；由控制核心20的輸出引腳發(fā)出指令，經(jīng)數(shù)字I/O緩沖18的輸入引腳傳入到數(shù)字I/O緩沖18的內(nèi)部，再經(jīng)數(shù)字I/O緩 沖18的輸出引腳傳入到數(shù)字I/O接口 15 ;外部狀態(tài)信息進(jìn)入到數(shù)字I/O接口 15后，經(jīng)數(shù)字I/O緩沖18被控制核心20的輸入引腳讀入；模擬量輸入接口 14與控制核心20的模擬量輸入引腳連接，外部的模擬信息由模擬量輸入接口 14直接進(jìn)入控制核心20的模擬輸入引腳；控制核心20的調(diào)寬波輸出引腳與調(diào)寬波緩沖17的輸入引腳相連，調(diào)寬波緩沖17的輸出引腳與調(diào)寬波輸出接口 13相連；控制核心20發(fā)出的調(diào)寬波指令，經(jīng)調(diào)寬波緩沖17進(jìn)入調(diào)寬波輸出接口 13 ;控制核心20的總線輸出和輸入引腳與可編程數(shù)字邏輯芯片19的本地端輸入和輸出引腳相連，可編程數(shù)字邏輯芯片19的總線端輸出和輸入引腳與CPCI總線接口芯片16的本地端輸入和輸出引腳相連，CPCI總線接口芯片16的總線端輸出和輸入引腳連到CPCI總線接口 12?？删幊虜?shù)字邏輯芯片19內(nèi)部的本地總線仲裁21的總線端輸入、輸出引腳與CPCI總線接口芯片16的本地端總線輸出、輸入引腳相連，本地總線仲裁21的本地端輸入、輸出引腳與雙端口隨機(jī)存儲(chǔ)器22的總線端輸出、輸入引腳相連，雙端口隨機(jī)存儲(chǔ)器22的本地端輸入、輸出引腳與控制核心20的總線信號(hào)的輸出、輸入引腳相連；本地總線仲裁21的中斷信號(hào)輸出引腳與控制核心20的中斷信號(hào)輸入引腳相連，本地總線仲裁21的中斷信號(hào)輸出引腳進(jìn)入到控制核心20的中斷信號(hào)輸入引腳；CPCI總線接口芯片16通過(guò)本地總線仲裁21向雙端口隨機(jī)存儲(chǔ)器22中寫入或讀取數(shù)據(jù)，控制核心20通過(guò)總線端口向雙端口隨機(jī)存儲(chǔ)器22中寫入或讀取數(shù)據(jù)。本發(fā)明的積極效果主要體現(xiàn)在通訊速率高和系統(tǒng)結(jié)構(gòu)緊湊兩個(gè)方面，下面分別對(duì)這兩個(gè)方面的優(yōu)點(diǎn)進(jìn)行詳細(xì)描述(I)通訊速率高本發(fā)明采用8位數(shù)據(jù)寬度，峰值數(shù)據(jù)吞吐率為每秒33兆字節(jié)。(2)結(jié)構(gòu)緊湊CPCI 板的封裝結(jié)構(gòu)共定義了 3U (100 mm X 160 mm)和 6U (233.35 mm X 160mm)兩種板卡尺寸。一個(gè)CPCI系統(tǒng)由一個(gè)或多個(gè)CPCI總線段組成。每個(gè)總線段又由8個(gè)CPCI插槽組成(33MHZ情況)，板中心間距20. 32mm。每個(gè)CPCI總線段包括一個(gè)系統(tǒng)槽和最多7個(gè)外圍設(shè)備槽。在工程應(yīng)用中，可以將光電經(jīng)緯儀的各個(gè)分系統(tǒng)，如伺服控制分系統(tǒng)、數(shù)據(jù)通信分系統(tǒng)、時(shí)統(tǒng)分系統(tǒng)、測(cè)量電視分系統(tǒng)等都插入在同一個(gè)CPCI機(jī)箱內(nèi)。這樣便可以大大減少系統(tǒng)的體積，提高系統(tǒng)的集成度。


圖I為已有技術(shù)的結(jié)構(gòu)示意圖。圖2為已有技術(shù)中可編程數(shù)字邏輯芯片9的內(nèi)部結(jié)構(gòu)示意圖。圖3為本發(fā)明的結(jié)構(gòu)示意圖。圖4為本發(fā)明中可編程數(shù)字邏輯芯片19的內(nèi)部結(jié)構(gòu)示意圖。
具體實(shí)施例方式本發(fā)明按圖3、圖4所示的結(jié)構(gòu)實(shí)施。其中CPCI總線接口 12采用CPCI-J1，調(diào)寬波輸出接口 13、模擬量輸入接口 14、數(shù)字I/O接口 15可根據(jù)需要任選，CPCI總線接口芯片16采用PCI9054，調(diào)寬波緩沖17采用LJ245芯片，數(shù)字I/O緩沖18采用LJ245，可編程數(shù)字邏輯芯片19采用FPGA芯片cyclone系列，控制核心20采用數(shù)字信號(hào)處理器TMS320F2812。與上述采用的模塊相關(guān)的技術(shù)要求對(duì)于CPCI-Jl要求每個(gè)電壓引腳必須在靠近連接器端接一個(gè)O. WF的瓷片電容；對(duì)于一些總線信號(hào)要求在連接器接口處串接一個(gè)10歐姆排終端電阻，且電阻應(yīng)設(shè)置在信號(hào)連接器引腳的15. 2_ (O. 6英尺)內(nèi)。對(duì)于PCI9054，在設(shè)計(jì)電路板的過(guò)程中，要求CLK信號(hào)線的長(zhǎng)度必須為2500±100mil ;在長(zhǎng)度不足的情況下，采用蛇形走線增加這個(gè)信號(hào)線的長(zhǎng)度。CLK信號(hào)的走線直接影響到板卡能否被正常識(shí)別，因此在設(shè)計(jì)中一定要遵守PCI規(guī)范。對(duì)于LJ245，如果作為輸出緩沖使用，其2腳、22腳要連到低電平；如果作為輸入緩沖使用，其2腳連到低電平，22腳連到高電平。對(duì)于FPGA芯片，采用cyclone系列即可。對(duì)于TMS320F2812，要求復(fù)位端XRS#的上電復(fù)位時(shí)間大于200ms。
權(quán)利要求
1.基于緊湊型外設(shè)部件互聯(lián)總線的伺服控制系統(tǒng)，包括調(diào)寬波輸出接口(13)、模擬量輸入接口(14)、數(shù)字I/O接口(15)、調(diào)寬波緩沖(17)、數(shù)字I/O緩沖(18)、可編程數(shù)字邏輯芯片(19)、控制核心(20);其特征在于還包括緊湊型外設(shè)部件互聯(lián)(CPCI)總線接口(12)、CPCI總線接口芯片(16);控制核心(20)的數(shù)字輸出和輸入引腳與數(shù)字I/O緩沖(18)的輸入和輸出引腳相連，數(shù)字I/O緩沖(18)的輸出和輸入引腳與數(shù)字I/O接口( 15)相連；由控制核心(20)的輸出引腳發(fā)出指令，經(jīng)數(shù)字I/O緩沖(18)的輸入引腳傳入到數(shù)字I/O緩沖(18)的內(nèi)部，再經(jīng)數(shù)字I/O緩沖(18)的輸出引腳傳入到數(shù)字I/O接口(15);外部狀態(tài)信息進(jìn)入到數(shù)字I/O接口(15)后，經(jīng)數(shù)字I/O緩沖(18)被控制核心(20)的輸入引腳讀入；模擬量輸入接口(14)與控制核心(20)的模擬量輸入引腳連接，外部的模擬信息由模擬量輸入接口(14)直接進(jìn)入控制核心(20)的模擬輸入引腳；控制核心(20)的調(diào)寬波輸出引腳與調(diào)寬波緩沖(17)的輸入引腳相連，調(diào)寬波緩沖(17)的輸出引腳與調(diào)寬波輸出接口(13)相 連；控制核心(20 )發(fā)出的調(diào)寬波指令，經(jīng)調(diào)寬波緩沖(17)進(jìn)入調(diào)寬波輸出接口( 13 );控制核心(20)的總線輸出和輸入引腳與可編程數(shù)字邏輯芯片(19)的本地端輸入和輸出引腳相連，可編程數(shù)字邏輯芯片(19)的總線端輸出和輸入引腳與CPCI總線接口芯片(16)的本地端輸入和輸出引腳相連，CPCI總線接口芯片(16)的總線端輸出和輸入引腳連到CPCI總線接口(12)。
2.按權(quán)利要求I所述的基于緊湊型外設(shè)部件互聯(lián)總線的伺服控制系統(tǒng)，其特征在于可編程數(shù)字邏輯芯片(19)內(nèi)部的本地總線仲裁(21)的總線端輸入、輸出引腳與CPCI總線接口芯片(16)的本地端總線輸出、輸入引腳相連，本地總線仲裁(21)的本地端輸入、輸出引腳與雙端口隨機(jī)存儲(chǔ)器(22)的總線端輸出、輸入引腳相連，雙端口隨機(jī)存儲(chǔ)器(22)的本地端輸入、輸出引腳與控制核心(20)的總線信號(hào)的輸出、輸入引腳相連；本地總線仲裁(21)的中斷信號(hào)輸出引腳與控制核心(20)的中斷信號(hào)輸入引腳相連，本地總線仲裁(21)的中斷信號(hào)輸出引腳進(jìn)入到控制核心(20)的中斷信號(hào)輸入引腳；CPCI總線接口芯片(16)通過(guò)本地總線仲裁(21)向雙端口隨機(jī)存儲(chǔ)器(22)中寫入或讀取數(shù)據(jù)，控制核心(20)通過(guò)總線端口向雙端口隨機(jī)存儲(chǔ)器(22)中寫入或讀取數(shù)據(jù)。
全文摘要
基于緊湊型外設(shè)部件互聯(lián)總線的伺服控制系統(tǒng)，屬于力矩電機(jī)控制技術(shù)領(lǐng)域中，涉及的一種伺服控制系統(tǒng)。要解決的技術(shù)問(wèn)題是提供一種基于緊湊型外設(shè)部件互聯(lián)總線的伺服控制系統(tǒng)。解決的技術(shù)方案包括CPCI總線接口、調(diào)寬波輸出接口、模擬量輸入接口、數(shù)字I/O接口、CPCI總線接口芯片、調(diào)寬波緩沖、數(shù)字I/O緩沖、可編程數(shù)字邏輯芯片、控制核心。其中，可編程數(shù)字邏輯芯片中包括本地總線仲裁和雙端口隨機(jī)存儲(chǔ)器?？刂坪诵慕?jīng)數(shù)字I/O緩沖連接數(shù)字I/O接口，經(jīng)調(diào)寬波緩沖連接調(diào)寬波輸出接口；模擬信息由模擬量輸入接口進(jìn)入控制核心；CPCI總線接口芯片和可編程數(shù)字邏輯芯片實(shí)現(xiàn)了CPCI總線與控制核心總線之間的轉(zhuǎn)換。
文檔編號(hào)G05B19/418GK102968108SQ20121049616
公開(kāi)日2013年3月13日 申請(qǐng)日期2012年11月28日 優(yōu)先權(quán)日2012年11月28日
發(fā)明者王紅宣, 王偉國(guó), 陳健, 姜潤(rùn)強(qiáng), 曹立華 申請(qǐng)人:中國(guó)科學(xué)院長(zhǎng)春光學(xué)精密機(jī)械與物理研究所