專利名稱：同步高精度動態(tài)信號數(shù)據(jù)采集功能卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)據(jù)采集功能卡，具體涉及一種同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，屬于數(shù)據(jù)采集、信號分析與處理領(lǐng)域。
背景技術(shù)：
在測量和控制系統(tǒng)領(lǐng)域，測控總線是指以組成測量和控制系統(tǒng)為主要目標(biāo)而開發(fā)的總線。自數(shù)字計算機(jī)問世以來，各種總線標(biāo)準(zhǔn)不斷推出，如PC、ISA、PCI總線。雖然在PC、ISA、PCI總線系統(tǒng)上加入各種I/O功能模塊板，也可以組成測控系統(tǒng)，但這不是這些總線標(biāo)準(zhǔn)設(shè)計的主要目的?，F(xiàn)有的為測控系統(tǒng)設(shè)計的總線主要有PC1、GPIB、VXI等總線。實(shí)際運(yùn)行時，數(shù)據(jù)采集功能卡連接測控總線，通過測控總線完成與計算機(jī)的信息交互。在某些測控場合，比如當(dāng)需要對旋轉(zhuǎn)設(shè)備的振動情況進(jìn)行監(jiān)測時，通常要求連接測控總線的采集功能卡能夠滿足下述要求:穩(wěn)定性好；傳輸速率高，可傳輸大容量數(shù)據(jù)；支持熱插拔；成本低，易于擴(kuò)充和升級。
但是現(xiàn)有的總線存在下述缺陷:GPIB總線實(shí)質(zhì)上是通過計算機(jī)對傳統(tǒng)儀器功能的擴(kuò)展與延伸，其傳輸速率一般低于500kB/s，只能適合對計算機(jī)數(shù)據(jù)傳輸速率要求不高的測量；PCI總線直接利用了標(biāo)準(zhǔn)的工業(yè)計算機(jī)總線，其穩(wěn)定性差，不支持熱拔插，沒有儀器所需要的總線性能；VXI總線需要較大的投資強(qiáng)度，成本高，不容易擴(kuò)充和升級。發(fā)明內(nèi)容
為解決現(xiàn)有技術(shù)的不足，本發(fā)明的目的在于提供一種同步高精度動態(tài)信號數(shù)據(jù)采集功能卡。
為了實(shí)現(xiàn)上述目標(biāo)，本發(fā)明采用如下的技術(shù)方案: 同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，其特征在于，包括:1個以上的模擬信號輸入通道、數(shù)據(jù)采集電路、PXI接口電路；每個模擬信號輸入通道包括模擬信號輸入端口和信號調(diào)理電路，模擬信號輸入端口連接信號調(diào)理電路，信號調(diào)理電路連接數(shù)據(jù)采集電路，數(shù)據(jù)采集電路連接PXI接口電路，PXI接口電路連接PXI總線。
前述的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，其特征在于，所述模擬信號輸入端口采用BNC連接器，BNC連接器連接信號調(diào)理電路。
前述的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，其特征在于，所述信號調(diào)理電路包括軸振調(diào)理電路、瓦振調(diào)理電路、選擇開關(guān)、電位器，模擬信號輸入端口分別連接軸振調(diào)理電路、瓦振調(diào)理電路，軸振調(diào)理電路連接選擇開關(guān)，瓦振調(diào)理電路連接選擇開關(guān)，選擇開關(guān)連接電位器，電位器連接數(shù)據(jù)采集電路。
前述的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，其特征在于，所述數(shù)據(jù)采集電路包括A/D轉(zhuǎn)換器，信號調(diào)理電路連接A/D轉(zhuǎn)換器，A/D轉(zhuǎn)換器連接PXI接口電路。
前述的同步高精度動態(tài) 信號數(shù)據(jù)采集功能卡，其特征在于，所述A/D轉(zhuǎn)換器為AD7606。
前述的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，其特征在于，所述PXI接口電路包括FPGA模塊、PCI橋接芯片，所述數(shù)據(jù)采集電路連接所述FPGA模塊，所述FPGA模塊連接所述PCI橋接芯片，所述FPGA模塊、PCI橋接芯片分別連接所述PXI總線。
前述的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，其特征在于，所述FPGA模塊包括數(shù)據(jù)緩沖器、數(shù)據(jù)存儲控制器、中央控制單元、通道控制單元、觸發(fā)單元，所述數(shù)據(jù)采集電路連接所述數(shù)據(jù)緩沖器，數(shù)據(jù)緩沖器連接數(shù)據(jù)存儲控制器，數(shù)據(jù)存儲控制器連接中央控制單元，中央控制單元分別連接通道控制單元和PCI橋接芯片，觸發(fā)單元分別連接數(shù)據(jù)緩沖器和數(shù)據(jù)存儲控制器，通道控制單元與選擇開關(guān)相連。
前述的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，其特征在于，所述觸發(fā)單元連接地址撥碼開關(guān)。
前述的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，其特征在于，所述FPGA模塊采用EP3C5E144。
前述的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，其特征在于，所述PCI橋接芯片采用 PCI9054。
本發(fā)明的有益之處在于:本發(fā)明的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡穩(wěn)定性好，傳輸速率高，可傳輸大容量數(shù)據(jù)，支持熱插拔，成本低，易于擴(kuò)充和升級。



圖1是本發(fā)明同步高精度動態(tài)信號數(shù)據(jù)采集功能卡的原理結(jié)構(gòu)框圖； 圖2是本發(fā)明同步高精度動態(tài)信號數(shù)據(jù)采集功能卡的一種具體優(yōu)選實(shí)施圖。
圖中附圖標(biāo)記的含義: 1、模擬信號輸入端口，2、信號調(diào)理電路，3、數(shù)據(jù)采集電路，4、PXI接口電路，5、模擬信號輸入通道，6、軸振調(diào)理電路，7、瓦振調(diào)理電路，8、選擇開關(guān)，9、電位器，10、A/D轉(zhuǎn)換器，11、數(shù)據(jù)緩沖器，12、數(shù)據(jù)存儲控制器，13、中央控制單元，14、通道控制單元，15、地址撥碼開關(guān)，16、觸發(fā)單元，17、PCI橋接芯片，18、數(shù)據(jù)存儲器，19、PXI總線，20、PXI觸發(fā)線。
具體實(shí)施方式
以下結(jié)合附圖和具體實(shí)施例對本發(fā)明作具體的介紹。
如圖1所示，同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，包括:1個以上的模擬信號輸入通道5、數(shù)據(jù)采集電路3、PXI接口電路4 ;每個模擬信號輸入通道5包括模擬信號輸入端口 I和信號調(diào)理電路2，模擬信號輸入端口 I連接信號調(diào)理電路2，信號調(diào)理電路2連接數(shù)據(jù)采集電路3，數(shù)據(jù)采集電路3連接PXI接口電路4，PXI接口電路4連接PXI總線19。
本發(fā)明采用了 PXI總線19，PXI總線19是PCI總線在儀器領(lǐng)域的擴(kuò)展，其將CompactPCI規(guī)范定義的PCI總線技術(shù)發(fā)展成適合于試驗(yàn)、測量與數(shù)據(jù)采集場合應(yīng)用的機(jī)械、電氣和軟件規(guī)范，從而形成了新的虛擬儀器體系結(jié)構(gòu)。PXI總線19技術(shù)不僅保留了 PCI總線較高的數(shù)據(jù)吞吐能力，而且采用了堅固的歐洲插卡組裝技術(shù)。為了適應(yīng)測試儀器的需要，還擴(kuò)展了與VXI總線類似的儀器總線，如觸發(fā)總線、本地總線、系統(tǒng)參考時鐘以及只有D尺寸的VXI總線才有的星型觸發(fā)總線。其產(chǎn)品成本低，易于擴(kuò)充和升級。本發(fā)明的數(shù)據(jù)采集功能卡是一種基于PXI總線19標(biāo)準(zhǔn)的同步采集功能卡,可直接插在PXI機(jī)箱插槽中，能夠用于測試旋轉(zhuǎn)機(jī)械振動等信號。
本發(fā)明不限制模擬信號輸入通道5的數(shù)量，因此本發(fā)明可以支持多路模擬信號的采集。作為一種優(yōu)選方式，如圖2所示輸入的是四路模擬信號。實(shí)際工作時，模擬信號從模擬信號輸入通道5進(jìn)入，即模擬信號進(jìn)入模擬信號輸入端口 I后，信號調(diào)理電路2對模擬信號進(jìn)行信號調(diào)理，然后數(shù)據(jù)采集電路3對經(jīng)過調(diào)理的信號進(jìn)行采集、A/D轉(zhuǎn)換，從數(shù)據(jù)采集電路3輸出的信號就成為數(shù)字信號，PXI接口電路4的作用是負(fù)責(zé)對數(shù)據(jù)采集電路3傳輸過來的數(shù)字信號進(jìn)行存儲，并將存儲的信號數(shù)據(jù)傳輸給PXI總線19。由此完成基于PXI總線19的數(shù)據(jù)采集。
進(jìn)一步，本發(fā)明的模擬信號輸入端口 I采用BNC連接器，BNC連接器連接信號調(diào)理電路2。BNC連接器由一根中心針、一個外套和卡座組成。它包括BNC連接器基座、外套和探針三部分。實(shí)際測試表明，采用BNC連接器能夠有效保證信號的輸入，BNC連接器具有較好的穩(wěn)定性。
進(jìn)一步，作為本發(fā)明的一個重大創(chuàng)新，本發(fā)明的信號調(diào)理電路2包括軸振調(diào)理電路6、瓦振調(diào)理電路7、選擇開關(guān)8、電位器9，模擬信號輸入端口 I分別連接軸振調(diào)理電路6、瓦振調(diào)理電路7，軸振調(diào)理電路6連接選擇開關(guān)8，瓦振調(diào)理電路7連接選擇開關(guān)8，選擇開關(guān)8連接電位器9，電位器9連接數(shù)據(jù)采集電路3。這里，軸振調(diào)理電路6的作用是用于對軸振信號的調(diào)理，瓦振調(diào)理電路7的作用是用于對瓦振信號的調(diào)理，軸振信號可以由檢測現(xiàn)場的電渦流傳感器檢測而得，瓦振信號可以由檢測現(xiàn)場的磁電式速度傳感器檢測而得。此外，本發(fā)明的軸振調(diào)理 電路6和瓦振調(diào)理電路7均能夠?qū)υ鲆婧推眠M(jìn)行校準(zhǔn)，通過校準(zhǔn)增益和偏置來補(bǔ)償數(shù)據(jù)采集電路3中A/D轉(zhuǎn)換器10的轉(zhuǎn)化精度，把模擬信號輸入通道5的失真減為最小。本發(fā)明不進(jìn)一步限制軸振調(diào)理電路6、瓦振調(diào)理電路7的具體結(jié)構(gòu)，本領(lǐng)域技術(shù)人員可以根據(jù)現(xiàn)有進(jìn)行進(jìn)一步選擇。
實(shí)際運(yùn)行時，可以根據(jù)檢測現(xiàn)場的情況撥動選擇開關(guān)8來選擇不同的調(diào)理電路。比如，如果是磁電式速度傳感器，則撥動選擇開關(guān)8，使得信號經(jīng)過瓦振調(diào)理電路7進(jìn)行調(diào)理。如果是電渦流傳感器，則撥動選擇開關(guān)8，使得信號經(jīng)過軸振調(diào)理電路6進(jìn)行調(diào)理。本發(fā)明中電位器9能夠調(diào)節(jié)各路模擬信號調(diào)理電路2的最終輸出電位，通過電位器9的調(diào)節(jié)，使得數(shù)據(jù)采集電路3得以識別不同路的模擬信號調(diào)理電路2輸出，進(jìn)而實(shí)現(xiàn)同步采集。
由于本發(fā)明的每一個模擬信號輸入通道5均包括信號調(diào)理電路2，因此每一個模擬信號輸入通道5均可以接受來自現(xiàn)場的不同信號，比如電渦流傳感器或磁電式速度傳感器的信號，并對其進(jìn)行信號調(diào)理。
進(jìn)一步，本發(fā)明的數(shù)據(jù)采集電路3包括A/D轉(zhuǎn)換器10，信號調(diào)理電路2連接A/D轉(zhuǎn)換器10，A/D轉(zhuǎn)換器10連接PXI接口電路4。如圖2所示，A/D轉(zhuǎn)換器10作用在于對從信號調(diào)理電路2輸入的信號進(jìn)行采集、A/D轉(zhuǎn)換。本發(fā)明不進(jìn)一步限制A/D轉(zhuǎn)換器10的具體結(jié)構(gòu)，也不限制數(shù)據(jù)采集電路3中除了 A/D轉(zhuǎn)換器10外還可以包括其他器件。本領(lǐng)域技術(shù)人員可以根據(jù)實(shí)際加以選擇。但作為一種優(yōu)選，A/D轉(zhuǎn)換器10為AD7606。AD7606采用單電源工作方式，具有片內(nèi)濾波和高輸入阻抗，因此無需驅(qū)動運(yùn)算放大器和外部雙極性電源。實(shí)際檢測證明，其具有較佳的數(shù)據(jù)采集、A/D轉(zhuǎn)換能力。
作為本發(fā)明的另一個重大的優(yōu)選創(chuàng)造，本發(fā)明的PXI接口電路4包括FPGA模塊、PCI橋接芯片17，數(shù)據(jù)采集電路3連接FPGA模塊，F(xiàn)PGA模塊連接PCI橋接芯片17，F(xiàn)PGA模塊、PCI橋接芯片17分別連接PXI總線19。FPGA模塊、PCI橋接芯片17相互配合，能夠完成對數(shù)據(jù)的存儲、并將存儲的數(shù)據(jù)傳輸給PXI總線19。
這里，PCI橋接芯片17起到了信號橋接的作用，作為一種優(yōu)選，PCI橋接芯片17采用PCI9054。實(shí)際測試表明，PCI9054可以很容易的實(shí)現(xiàn)從本發(fā)明數(shù)據(jù)采集功能卡到PXI機(jī)箱的PXI總線19的PCI通訊。
進(jìn)一步的，圖2所示給出了 FPGA模塊的一種具體實(shí)施連接圖。FPGA模塊包括數(shù)據(jù)緩沖器11、數(shù)據(jù)存儲控制器12、中央控制單元13、通道控制單元14、觸發(fā)單元16，數(shù)據(jù)采集電路3連接數(shù)據(jù)緩沖器11，數(shù)據(jù)緩沖器11連接數(shù)據(jù)存儲控制器12，數(shù)據(jù)存儲控制器12連接中央控制單元13，中央控制單元13分別連接通道控制單元14和PCI橋接芯片17，觸發(fā)單元16分別連接數(shù)據(jù)緩沖器11和數(shù)據(jù)存儲控制器12，通道控制單元14與選擇開關(guān)相連。
數(shù)據(jù)存儲控制器12還可以連接數(shù)據(jù)存儲器18，本發(fā)明不限制數(shù)據(jù)存儲器18類型，t匕如，其可以是512 MB的SDRAM數(shù)據(jù)存儲器18。本發(fā)明的各通道獨(dú)立并行采樣。從外部傳感器送來的模擬信號經(jīng)過信號調(diào)理、程控濾波后送入A/D轉(zhuǎn)換器10中進(jìn)行模數(shù)轉(zhuǎn)換，轉(zhuǎn)換后的數(shù)據(jù)送入FPGA模塊內(nèi)部的數(shù)據(jù)緩沖器11，在數(shù)據(jù)存儲控制器12控制下再寫入到數(shù)據(jù)存儲器18中。當(dāng)數(shù)據(jù)存儲器18中存儲的采樣數(shù)據(jù)達(dá)到一定的存儲長度時，F(xiàn)PGA模塊的中央控制單元13就通過PCI橋接芯片17向PXI總線發(fā)送讀取采樣數(shù)據(jù)中斷信號，PXI總線在接收到中斷信號以后，就通過PXI總線來讀取數(shù)據(jù)存儲器18中的采樣數(shù)據(jù)。進(jìn)一步，本發(fā)明中的數(shù)據(jù)存儲器18中存儲的采樣數(shù)據(jù)達(dá)到一定的存儲長度時，讀取采樣數(shù)據(jù)中斷信號才發(fā)送，這個存儲長度可以由用戶在軟件中進(jìn)行調(diào)整和設(shè)置，從而使得存儲過程更加靈活，能夠適應(yīng)不同的數(shù)據(jù)存儲器18，易于擴(kuò)充和升級。
本發(fā)明的中央控制單元13連接通道控制單元14，通道控制單元14與選擇開關(guān)相連，用于控制選擇開關(guān)的切換操作。采用通道控制單元14的好處是可以通過通道控制單元14對軸振調(diào)理電路6和瓦振調(diào)理電路7進(jìn)行切換，從而使得本發(fā)明的數(shù)據(jù)采集功能卡的使用更加簡便。
FPGA模塊中設(shè)置有觸發(fā)單元16，觸發(fā)單元16可以如圖2所示與PXI總線19經(jīng)過PXI觸發(fā)線20相連，然后接受來自PXI總線19的觸發(fā)信號，也可以接受來自其他地方的觸發(fā)信號，比如其可以通過外部數(shù)字進(jìn)行觸發(fā)，也可以接受模擬信號通道、星型觸發(fā)等觸發(fā)信號，保證觸發(fā)通道之間的同步采集。
作為進(jìn)一步改進(jìn)，本發(fā)明的觸發(fā)單元連接地址撥碼開關(guān)。這樣，就可以通過撥碼開關(guān)來切換輸入觸發(fā)單元的觸發(fā)信號的類型。比如，將本發(fā)明的數(shù)據(jù)采集功能卡插在PXI機(jī)箱上，通過撥碼開關(guān)確定數(shù)據(jù)采集功能卡的槽位地址，當(dāng)模塊槽位地址設(shè)為0時，模塊可插在PXI機(jī)箱的星型槽位作為PXI機(jī)箱中星型控制器使用。此時，星型槽位的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡發(fā)出觸發(fā)采集信號，同步PXI機(jī)箱內(nèi)其他槽位的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，從而實(shí)現(xiàn)整個PXI機(jī)箱內(nèi)所有同步高精度動態(tài)信號數(shù)據(jù)采集功能卡能夠同步采集振動信號。當(dāng)然，本發(fā)明也可以通過撥碼開關(guān)，實(shí)現(xiàn)例如通過外部數(shù)字進(jìn)行觸發(fā)的功能。
實(shí)際中，作為優(yōu)選，本發(fā)明中的FPGA模塊可以采用EP3C5E144。
本發(fā)明的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡由于采用了 PXI總線19，其穩(wěn)定性好，傳輸速率高，可傳輸大容量數(shù)據(jù)，支持熱插拔，成本低，易于擴(kuò)充和升級。
以上顯示和描述了本發(fā)明的基本原理、主要特征和優(yōu)點(diǎn)。本行業(yè)的技術(shù)人員應(yīng)該了解，上述實(shí)施例不以任何形式限制本發(fā)明，凡采用等同替換或等效變換的方式所獲得的技術(shù)方案，均落在本發(fā)明 的保護(hù)范圍內(nèi)。
權(quán)利要求
1.同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，其特征在于，包括:1個以上的模擬信號輸入通道、數(shù)據(jù)采集電路、PXI接口電路；每個模擬信號輸入通道包括模擬信號輸入端口和信號調(diào)理電路，模擬信號輸入端口連接信號調(diào)理電路，信號調(diào)理電路連接數(shù)據(jù)采集電路，數(shù)據(jù)采集電路連接PXI接口電路，PXI接口電路連接PXI總線。
2.根據(jù)權(quán)利要求1所述的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，其特征在于，所述模擬信號輸入端口采用BNC連接器，BNC連接器連接信號調(diào)理電路。
3.根據(jù)權(quán)利要求1所述的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，其特征在于，所述信號調(diào)理電路包括軸振調(diào)理電路、瓦振調(diào)理電路、選擇開關(guān)、電位器，模擬信號輸入端口分別連接軸振調(diào)理電路、瓦振調(diào)理電路，軸振調(diào)理電路連接選擇開關(guān)，瓦振調(diào)理電路連接選擇開關(guān)，選擇開關(guān)連接電位器，電位器連接數(shù)據(jù)采集電路。
4.根據(jù)權(quán)利要求1所述的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，其特征在于，所述數(shù)據(jù)采集電路包括A/D轉(zhuǎn)換器，信號調(diào)理電路連接A/D轉(zhuǎn)換器，A/D轉(zhuǎn)換器連接PXI接口電路。
5.根據(jù)權(quán)利要求4所述的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，其特征在于，所述A/D轉(zhuǎn)換器為AD7606。
6.根據(jù)權(quán)利要求3所述的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，其特征在于，所述PXI接口電路包括FPGA模塊、PCI橋接芯片，所述數(shù)據(jù)采集電路連接所述FPGA模塊，所述FPGA模塊連接所述PCI橋接芯片，所述FPGA模塊、PCI橋接芯片分別連接所述PXI總線。
7.根據(jù)權(quán)利要求6所述的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，其特征在于，所述FPGA模塊包括數(shù)據(jù)緩沖器、數(shù)據(jù)存儲控制器、中央控制單元、通道控制單元、觸發(fā)單元；所述數(shù)據(jù)采集電路連接所述數(shù)據(jù)緩沖器，數(shù)據(jù)緩沖器連接數(shù)據(jù)存儲控制器，數(shù)據(jù)存儲控制器連接中央控制單元，中央控制單元分別連接通道控制單元和PCI橋接芯片，觸發(fā)單元分別連接數(shù)據(jù)緩沖器和數(shù)據(jù)存儲控制器，通道控制單元與選擇開關(guān)相連。
8.根據(jù)權(quán)利要求7所述的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，其特征在于，所述觸發(fā)單元連接地址撥碼開關(guān)。
9.根據(jù)權(quán)利要求6所述的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，其特征在于，所述FPGA 模塊采用 EP3C5E144。
10.根據(jù)權(quán)利要 求6所述的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，其特征在于，所述PCI橋接芯片采用PCI9054。
全文摘要
本發(fā)明公開了一種同步高精度動態(tài)信號數(shù)據(jù)采集功能卡，其特征在于，包括1個以上的模擬信號輸入通道、數(shù)據(jù)采集電路、PXI接口電路；每個模擬信號輸入通道包括模擬信號輸入端口和信號調(diào)理電路，模擬信號輸入端口連接信號調(diào)理電路，信號調(diào)理電路連接數(shù)據(jù)采集電路，數(shù)據(jù)采集電路連接PXI接口電路，PXI接口電路連接PXI總線。本發(fā)明的同步高精度動態(tài)信號數(shù)據(jù)采集功能卡穩(wěn)定性好，傳輸速率高，可傳輸大容量數(shù)據(jù)，支持熱插拔，成本低，易于擴(kuò)充和升級。
文檔編號G05B19/042GK103235537SQ20131013373
公開日2013年8月7日 申請日期2013年4月17日 優(yōu)先權(quán)日2013年4月17日
發(fā)明者盧修連, 劉曉鋒, 秦惠敏, 盧承斌, 司徒有功, 黃磊, 孫和泰 申請人:國家電網(wǎng)公司, 江蘇省電力公司, 江蘇方天電力技術(shù)有限公司, 大唐南京發(fā)電廠