電壓調(diào)節(jié)器的制造方法
【專利摘要】本發(fā)明提供一種能夠抑制在非調(diào)節(jié)狀態(tài)下當(dāng)電源波動(dòng)時(shí)在輸出電壓中產(chǎn)生過大的過沖的情況的電壓調(diào)節(jié)器。電壓調(diào)節(jié)器具備：誤差放大電路，該誤差放大電路將基準(zhǔn)電壓與分壓電壓之差放大并控制輸出晶體管的柵極；放大器，該放大器比較基準(zhǔn)電壓與分壓電壓并檢測輸出電壓的過沖；第一晶體管，該第一晶體管流動(dòng)與流入輸出晶體管的電流成比例的電流；電流鏡電路，該電流鏡電路將與流入輸出晶體管的電流成比例的電流鏡像；以及第一偏置電路，該第一偏置電路經(jīng)由電流鏡電路而連接于放大器，使放大器的偏置電流增加并使響應(yīng)速度增加。
【專利說明】電壓調(diào)節(jié)器【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電壓調(diào)節(jié)器(voltage regulator)的過沖(overshoot)抑制電路。
【背景技術(shù)】
[0002]對現(xiàn)有的電壓調(diào)節(jié)器進(jìn)行說明。圖5是示出現(xiàn)有的電壓調(diào)節(jié)器的電路圖。
[0003]現(xiàn)有的電壓調(diào)節(jié)器具備誤差放大電路104、放大器110、偏置電路108以及111、基準(zhǔn)電壓電路109、PMOS晶體管114以及105、電阻106以及107。
[0004]PMOS晶體管105連接于電源端子101與輸出端子103之間。輸出反饋電壓的電阻106以及107連接于輸出端子103與接地端子100之間。在誤差放大電路104中，在反相輸入端子連接基準(zhǔn)電壓電路109，在同相輸入端子輸入反饋電壓，輸出端子連接于PMOS晶體管105的柵極。偏置電路108對誤差放大電路104供應(yīng)工作電流。PMOS晶體管114連接于電源端子101與PMOS晶體管105的柵極之間。在放大器110中，在同相輸入端子連接基準(zhǔn)電壓電路109，在反相輸入端子輸入反饋電壓，輸出端子連接于PMOS晶體管114的柵極。偏置電路111對放大器110供應(yīng)工作電流。
[0005]放大器110將輸入的反饋電壓與在基準(zhǔn)電壓電路109中產(chǎn)生的基準(zhǔn)電壓進(jìn)行比較。當(dāng)反饋電壓比基準(zhǔn)電壓低時(shí)，放大器110輸出Hi信號并使PMOS晶體管114截止。在輸出端子103的電壓中產(chǎn)生過沖，當(dāng)反饋電壓變得比基準(zhǔn)電壓高時(shí)，放大器110輸出Lo信號并使PMOS晶體管114導(dǎo)通。
[0006]現(xiàn)有的電壓調(diào)節(jié)器如此動(dòng)作而能夠防止輸出端子103的電壓的過沖變大的情況(例如，參照專利文獻(xiàn)I)。
[0007]專利文獻(xiàn)` 專利文獻(xiàn)1:日本特開2005-301439號公報(bào)。

【發(fā)明內(nèi)容】

[0008]然而，現(xiàn)有的電壓調(diào)節(jié)器存在如下問題，即在電源電壓較低、并且輸出端子103輸出比設(shè)定的輸出電壓低的電壓的狀態(tài)(以下成為非調(diào)節(jié)狀態(tài))下，當(dāng)電源電壓波動(dòng)時(shí)在輸出端子103中產(chǎn)生過大的過沖。
[0009]本發(fā)明鑒于上述問題而完成，提供如下電壓調(diào)節(jié)器，其能夠抑制在非調(diào)節(jié)狀態(tài)下當(dāng)電源波動(dòng)時(shí)在輸出端子103中產(chǎn)生過大的過沖的情況。
[0010]為了解決現(xiàn)有的問題，本發(fā)明的電壓調(diào)節(jié)器采用如下構(gòu)成。
[0011 ] 一種電壓調(diào)節(jié)器，具備:誤差放大電路，該誤差放大電路將基準(zhǔn)電壓與分壓電壓之差放大并控制輸出晶體管的柵極；放大器，該放大器比較分壓電壓與基準(zhǔn)電壓并檢測輸出電壓的過沖；第一晶體管，該第一晶體管流動(dòng)與流入輸出晶體管的電流成比例的電流；電流鏡電路，該電流鏡電路將與流入輸出晶體管的電流成比例的電流鏡像；以及第一偏置電路，該第一偏置電路經(jīng)由電流鏡電路而連接于放大器，使放大器的偏置電流增加并使響應(yīng)速度增加。[0012]本發(fā)明的具備過沖抑制電路的電壓調(diào)節(jié)器能夠抑制如下情況，即在因?yàn)榉钦{(diào)節(jié)狀態(tài)而產(chǎn)生電源波動(dòng)時(shí)，在輸出端子的電壓中產(chǎn)生過沖的情況。
【專利附圖】

【附圖說明】
[0013]圖1是示出第一實(shí)施方式的電壓調(diào)節(jié)器的電路圖；
圖2是示出第二實(shí)施方式的電壓調(diào)節(jié)器的電路圖；
圖3是示出第三實(shí)施方式的電壓調(diào)節(jié)器的電路圖；
圖4是示出第四實(shí)施方式的電壓調(diào)節(jié)器的電路圖；
圖5是示出現(xiàn)有的電壓調(diào)節(jié)器的電路圖；
圖6是示出第五實(shí)施方式的電壓調(diào)節(jié)器的電路圖；
圖7是示出第六實(shí)施方式的電壓調(diào)節(jié)器的電路圖。
【具體實(shí)施方式】
[0014]以下，參照【專利附圖】

【附圖說明】本發(fā)明的實(shí)施方式。
[0015]〈第一實(shí)施方式〉
圖1是第一實(shí)施方式的電壓調(diào)節(jié)器的電路圖。
[0016]第一實(shí)施方式的電壓調(diào)節(jié)器包括:作為輸出晶體管的PMOS晶體管105、誤差放大電路104、電阻106以及107、偏置電路108、基準(zhǔn)電壓電路109、放大器110、偏置電路111以及112、PM0S晶體管114以及115、NM0S晶體管113以及116、接地端子100、輸出端子103、以及電源端子101。
[0017]接下來，對第一實(shí)施方式的電壓調(diào)節(jié)器的連接進(jìn)行說明。
[0018]在誤差放大電路104中，反相輸入端子連接于基準(zhǔn)電壓電路109的一個(gè)端子，同相輸入端子連接于電阻106和107的連接點(diǎn)。在誤差放大電路108中，一個(gè)端子連接于誤差放大電路104，另一個(gè)端子連接于接地端子100。在放大器110中，同相輸入端子連接于基準(zhǔn)電壓電路109的一個(gè)端子，反相輸入端子連接于電阻106和107的連接點(diǎn)。在偏置電路111中，一個(gè)端子連接于放大器110，另一個(gè)端子連接于接地端子100。關(guān)于PMOS晶體管105，柵極連接于誤差放大電路104的輸出端子，源極連接于電源端子101，漏極連接于輸出端子103。電阻106以及107連接于輸出端子103與接地端子100之間。關(guān)于PMOS晶體管114，柵極連接于放大器110的輸出端子，源極連接于電源端子101，漏極連接于PMOS晶體管105的柵極。關(guān)于PMOS晶體管115，柵極連接于誤差放大電路104的輸出端子，源極連接于電源端子101。關(guān)于NMOS晶體管116，柵極和漏極連接于PMOS晶體管115的漏極，源極連接于接地端子100。關(guān)于NMOS晶體管113，柵極連接于NMOS晶體管116的柵極以及漏極，漏極連接于放大器110和偏置電路111的連接點(diǎn)，源極連接于偏置電路112的一個(gè)端子。偏置電路112的另一個(gè)端子連接于接地端子100。
[0019]接下來，對第一實(shí)施方式的電壓調(diào)節(jié)器的動(dòng)作進(jìn)行說明。
[0020]當(dāng)電源電壓VDD輸入電源端子101時(shí)，電壓調(diào)節(jié)器從輸出端子103輸出輸出電壓Vout0電阻106和107將輸出電壓Vout分壓，并輸出分壓電壓Vfb。誤差放大電路104，將基準(zhǔn)電壓電路109的基準(zhǔn)電壓Vref與分壓電壓Vfb進(jìn)行比較，以輸出電壓Vout恒定的方式控制PMOS晶體管105的柵極電壓。[0021]若輸出電壓Vout比既定電壓高，則分壓電壓Vfb變得比基準(zhǔn)電壓Vref高。從而，誤差放大電路104的輸出信號(PM0S晶體管105的柵極電壓)變高，PMOS晶體管105由于截止故輸出電壓Vout變低。另外，若輸出電壓Vout比既定電壓低，則進(jìn)行與上述相反的動(dòng)作，輸出電壓Vout變高。如此，電壓調(diào)節(jié)器以使輸出電壓Vout恒定的方式進(jìn)行動(dòng)作。
[0022]在此，當(dāng)電源電壓VDD輸入電源端子101，且電源電壓VDD尚處于較低時(shí)，輸出端子103的電壓處于比既定電壓低的狀態(tài)，即電壓調(diào)節(jié)器處于非調(diào)節(jié)狀態(tài)。在非調(diào)節(jié)狀態(tài)時(shí)，由于輸出端子103的輸出電壓Vout比既定電壓低，故誤差放大電路104以輸出端子103的電壓變高的方式，對PMOS晶體管105的柵極輸出信號Lo。由于PMOS晶體管115與PMOS晶體管105處于電流鏡的關(guān)系，故同樣地被輸入信號Lo，導(dǎo)通并有電流流動(dòng)。NMOS晶體管116和NMOS晶體管113構(gòu)成電流鏡電路，通過NMOS晶體管116流動(dòng)來自PMOS晶體管115的電流，電流流入NMOS晶體管113。偏置電路112限制流入NMOS晶體管113的電流，即使流入PMOS晶體管115的電流增加，流入NMOS晶體管113的電流也保持與偏置電路112所流動(dòng)的電流相同。如此，偏置電路112的電流作為放大器110的偏置電流而流動(dòng)，能夠?qū)崿F(xiàn)放大器110的高速響應(yīng)。
[0023]當(dāng)電源電壓VDD超過輸出電壓的既定電壓而急劇變化時(shí)，由于PMOS晶體管105導(dǎo)通，故較大的電流流入PMOS晶體管105，使電壓調(diào)節(jié)器的輸出端子103產(chǎn)生較大的過沖。當(dāng)產(chǎn)生過沖時(shí)，放大器110由于反相輸入端子的分壓電壓Vfb變得比基準(zhǔn)電壓Vref高，故對PMOS晶體管114的柵極輸出信號Lo。而且，由于放大器110處于能夠高速響應(yīng)的狀態(tài)，故能夠迅速地檢測出過沖，對PMOS晶體管114的柵極迅速地輸出信號Lo。如此，PMOS晶體管114導(dǎo)通，PMOS晶體管105的柵極的電壓上升。如此，防止電壓調(diào)節(jié)器的輸出端子103的過沖。
[0024]如以上所說明地，第一實(shí)施方式的電壓調(diào)節(jié)器通過在非調(diào)節(jié)狀態(tài)時(shí)增加放大器110的偏置電流，從而能夠在輸出端子103中產(chǎn)生過沖時(shí)，迅速地檢測出過沖并防止非調(diào)節(jié)狀態(tài)下的過沖。
[0025]<第二實(shí)施方式>
圖2是第二實(shí)施方式的電壓調(diào)節(jié)器的電路圖。與圖1的不同在于作為PMOS晶體管114的替代而設(shè)置了 NMOS晶體管201和偏置電路202以及反相器203這一點(diǎn)。NMOS晶體管201和偏置電路202與偏置電路108并聯(lián)連接，將反相器203的輸出連接于NMOS晶體管201的柵極，將放大器110的輸出連接于反相器203的輸入。
[0026]接下來，對第二實(shí)施方式的電壓調(diào)節(jié)器的動(dòng)作進(jìn)行說明。通常狀態(tài)的動(dòng)作由于與第一實(shí)施方式的電壓調(diào)節(jié)器相同故省略。另外，由于非調(diào)節(jié)狀態(tài)下的過沖的檢測動(dòng)作也同樣故也省略。
[0027]第二實(shí)施方式的電壓調(diào)節(jié)器在放大器110因分壓電壓Vfb的波動(dòng)而檢測出過沖時(shí)，經(jīng)由反相器203輸出使NMOS晶體管201導(dǎo)通的信號。而且，偏置電路202連接于誤差放大電路104，能夠增加誤差放大電路104的偏置電流。
[0028]誤差放大電路104為了減少該過沖，輸出與電源電壓接近水平的電壓并欲使PMOS晶體管105截止地動(dòng)作。由于誤差放大電路104的偏置電流增加，故輸出的驅(qū)動(dòng)電流增加，將PMOS晶體管105的柵極電容充電的時(shí)間縮短，能夠立刻截止PMOS晶體管105。如此，第二實(shí)施方式的電壓調(diào)節(jié)器能夠防止過沖。[0029]如以上所說明地，第二實(shí)施方式的電壓調(diào)節(jié)器通過在非調(diào)節(jié)狀態(tài)時(shí)增加放大器110的偏置電流，能夠在輸出端子103中產(chǎn)生過沖時(shí)，迅速地檢測出過沖并增加誤差放大電路104的驅(qū)動(dòng)電流。而且，能夠迅速地控制PMOS晶體管105，防止非調(diào)節(jié)狀態(tài)下的過沖。
[0030]<第三實(shí)施方式>
圖3是第三實(shí)施方式的電壓調(diào)節(jié)器的電路圖。與圖2的不同在于設(shè)置了反相器301和PMOS晶體管302這一點(diǎn)。關(guān)于PMOS晶體管302，在柵極上經(jīng)由反相器301、203而連接放大器110的輸出，將漏極連接于PMOS晶體管105的柵極，將源極連接于電源端子101。
[0031]接下來，對第三實(shí)施方式的電壓調(diào)節(jié)器的動(dòng)作進(jìn)行說明。通常狀態(tài)的動(dòng)作由于與第一實(shí)施方式的電壓調(diào)節(jié)器相同故省略。另外，由于非調(diào)節(jié)狀態(tài)下的過沖的檢測動(dòng)作也同樣故也省略。
[0032]第三實(shí)施方式的電壓調(diào)節(jié)器在放大器110因分壓電壓Vfb的波動(dòng)而檢測出過沖時(shí)，經(jīng)由反相器203輸出使NMOS晶體管201導(dǎo)通的信號。而且，偏置電路202連接于誤差放大電路104，能夠增加誤差放大電路104的偏置電流。
[0033]誤差放大電路104為了減少該過沖，輸出與電源電壓接近水平的電壓并欲使PMOS晶體管105截止地動(dòng)作。由于誤差放大電路104的偏置電流增加，故驅(qū)動(dòng)電流增加，將PMOS晶體管105的柵極電容充電的時(shí)間縮短，能夠立刻截止PMOS晶體管105。而且，PMOS晶體管302經(jīng)由反相器301而接收放大器110的信號，將PMOS晶體管105的柵極控制為與電源電壓接近水平的電壓。如此，第三實(shí)施方式的電壓調(diào)節(jié)器能夠防止過沖。
[0034]如以上所說明地，第三實(shí)施方式的電壓調(diào)節(jié)器通過在非調(diào)節(jié)狀態(tài)時(shí)增加放大器110的偏置電流，能夠在輸出端子103中產(chǎn)生過沖時(shí)，迅速地檢測出過沖并增加誤差放大電路104的驅(qū)動(dòng)電流，并且使PMOS晶體管302導(dǎo)通。而且，能夠迅速地控制PMOS晶體管105，防止非調(diào)節(jié)狀態(tài)下的過沖。
[0035]此外，NMOS晶體管201和PMOS晶體管302，只要接收放大器110的信號后導(dǎo)通即可，這些控制方法不受該電路限制。
[0036]〈第四實(shí)施方式〉
圖4是第四實(shí)施方式的電壓調(diào)節(jié)器的電路圖。與圖3的不同在于在反相器203的輸出與NMOS晶體管201的柵極之間設(shè)置了延遲電路401這一點(diǎn)。延遲電路401優(yōu)選延遲解除的電路。
[0037]第四實(shí)施方式的電壓調(diào)節(jié)器在過沖收斂，放大器110輸出解除信號時(shí)，在PMOS晶體管302截止之后，由于延遲電路401的作用，在一定時(shí)間后NMOS晶體管201截止。從而，由于過沖收斂后短暫期間誤差放大電路104的輸出的驅(qū)動(dòng)電流較高，故將PMOS晶體管105的柵極控制為適當(dāng)?shù)碾妷旱臅r(shí)間縮短。從而，能夠防止在過沖收斂之后，產(chǎn)生下沖(undershoot)。
[0038]如以上所說明地，第四實(shí)施方式的電壓調(diào)節(jié)器通過在非調(diào)節(jié)狀態(tài)時(shí)增加放大器110的偏置電流，能夠在輸出端子103中產(chǎn)生過沖時(shí)，迅速地檢測出過沖并防止非調(diào)節(jié)狀態(tài)下的過沖，并且防止在過沖收斂之后的下沖的產(chǎn)生。
[0039]<第五實(shí)施方式>
圖6是第五實(shí)施方式的電壓調(diào)節(jié)器的電路圖。與圖1的不同在于設(shè)置了 NMOS晶體管602、電阻603、0R電路604這一點(diǎn)。關(guān)于NMOS晶體管602，柵極連接于NMOS晶體管116的柵極以及漏極，漏極連接于電阻603和OR電路604的第一輸入端子，源極連接于接地端子100。電阻603的另一個(gè)端子連接于電源端子101。關(guān)于OR電路604，第二輸入端子連接于放大器110的輸出端子，輸出端子連接于PMOS晶體管114的柵極。
[0040]接下來，對第五實(shí)施方式的電壓調(diào)節(jié)器的動(dòng)作進(jìn)行說明。通常狀態(tài)的動(dòng)作由于與第一實(shí)施方式的電壓調(diào)節(jié)器相同故省略。由于在非調(diào)節(jié)狀態(tài)下低電平(Lo)的信號輸入PMOS晶體管115的柵極，故PMOS晶體管115導(dǎo)通并有電流流動(dòng)。NMOS晶體管116和NMOS晶體管113、602構(gòu)成電流鏡電路，通過NMOS晶體管116流動(dòng)來自PMOS晶體管115的電流，電流流入NMOS晶體管113、602。偏置電路112限制流入NMOS晶體管113的電流，即使流入PMOS晶體管115的電流增加，流入NMOS晶體管113的電流也保持與偏置電路112所流動(dòng)的電流相同。如此，關(guān)于放大器110，由于偏置電路111和112的電流作為偏置電流而流動(dòng)，故能夠?qū)崿F(xiàn)高速響應(yīng)。另外，低電平的信號輸入OR電路604的第一輸入端子。
[0041]此時(shí)，若在電壓調(diào)節(jié)器的輸出端子103中產(chǎn)生過沖時(shí)，放大器110由于反相輸入端子的分壓電壓Vfb變得比基準(zhǔn)電壓Vref高，故對OR電路604的第二輸入端子輸出低電平的信號。如此，從OR電路604的輸出端子輸出低電平的信號，使PMOS晶體管114導(dǎo)通并將PMOS晶體管105的柵極控制為與電源電壓接近水平的電壓。如此，防止電壓調(diào)節(jié)器的輸出端子103的過沖。
[0042]當(dāng)非調(diào)節(jié)狀態(tài)解除時(shí)，在PMOS晶體管115中流動(dòng)與連接于輸出端子103的負(fù)載對應(yīng)的電流，NMOS晶體管602也流動(dòng)與負(fù)載對應(yīng)的電流。當(dāng)流動(dòng)與連接于輸出端子103的負(fù)載對應(yīng)的電流時(shí)，NMOS晶體管116、602的電流鏡電路由于以變得比電阻603所流動(dòng)的電流小的方式設(shè)置鏡像比，故高電平(High)的信號輸入OR電路的第一輸入端子且高電平的信號輸出至OR電路604的輸出。如此，能夠使PMOS晶體管114截止，迅速地向通常狀態(tài)的動(dòng)作轉(zhuǎn)移，以僅在從非調(diào)節(jié)狀態(tài)波動(dòng)時(shí)防止過沖的方式使其動(dòng)作。另外，由于迅速地向通常動(dòng)作轉(zhuǎn)移，故能夠防止在防過沖后產(chǎn)生下沖。
[0043]此夕卜，雖未圖不，但米用如圖2那樣將OR電路604的輸出經(jīng)由反相器而連接于NMOS晶體管201的柵極，在檢測出過沖時(shí)，偏置電路202連接于誤差放大電路104，增加誤差放大電路104的偏置電流來防止過沖的構(gòu)成也可。另外，第五實(shí)施方式的電壓調(diào)節(jié)器只要能夠僅在非調(diào)節(jié)狀態(tài)時(shí)防止過沖即可，這些的控制方法不受該電路限定。
[0044]如以上所說明地，第五實(shí)施方式的電壓調(diào)節(jié)器能夠僅在非調(diào)節(jié)狀態(tài)下防止過沖。而且，能夠防止在防過沖后產(chǎn)生的下沖。
[0045]<第六實(shí)施方式>
圖7是第六實(shí)施方式的電壓調(diào)節(jié)器的電路圖。與圖6的不同在于刪除了 NMOS晶體管116并設(shè)置了電阻701這一點(diǎn)。關(guān)于NMOS晶體管602，柵極連接于電阻701和PMOS晶體管115的漏極和NMOS晶體管113的柵極，漏極連接于電阻603和OR電路604的第一輸入端子，源極連接于接地端子100。電阻701的另一個(gè)端子連接于接地端子100。
[0046]接下來，對第六實(shí)施方式的電壓調(diào)節(jié)器的動(dòng)作進(jìn)行說明。通常狀態(tài)的動(dòng)作由于與第一實(shí)施方式的電壓調(diào)節(jié)器相同故省略。由于在非調(diào)節(jié)狀態(tài)下低電平的信號輸入PMOS晶體管115的柵極，故PMOS晶體管115導(dǎo)通并有電流流動(dòng)。由于PMOS晶體管115的電流而在電阻701中產(chǎn)生電壓，NMOS晶體管602和NMOS晶體管113的柵極變?yōu)楦唠娖?，使NMOS晶體管602和NMOS晶體管113導(dǎo)通。如此，偏置電路112連接于放大器110，由于放大器110的偏置電流增加，故放大器110變得能夠進(jìn)行高速響應(yīng)，低電平的信號輸入OR電路604的
第一輸入端子。
[0047]此時(shí)，若在電壓調(diào)節(jié)器的輸出端子103中產(chǎn)生過沖，放大器110由于反相輸入端子的分壓電壓Vfb變得比基準(zhǔn)電壓Vref高，故對OR電路604的第二輸入端子輸出低電平的信號。如此，從OR電路604的輸出端子輸出低電平的信號，使PMOS晶體管114導(dǎo)通并將PMOS晶體管105的柵極控制為與電源電壓接近水平的電壓。如此，防止電壓調(diào)節(jié)器的輸出端子103的過沖。
[0048]當(dāng)非調(diào)節(jié)狀態(tài)解除時(shí)，PMOS晶體管115截止，使NMOS晶體管602截止，高電平的信號輸入OR電路604的第一輸入端子且高電平的信號輸出至OR電路604的輸出。如此，使PMOS晶體管114截止，迅速地向通常狀態(tài)的動(dòng)作轉(zhuǎn)移，能夠以僅在非調(diào)節(jié)狀態(tài)時(shí)防止過沖的方式使其動(dòng)作。另外，由于迅速地向通常動(dòng)作轉(zhuǎn)移，故能夠防止在防過沖后產(chǎn)生下沖。
[0049]此夕卜，雖未圖不，但米用如圖2那樣將OR電路604的輸出經(jīng)由反相器而連接于NMOS晶體管201的柵極，在檢測出過沖時(shí)，偏置電路202連接于誤差放大電路104，增加誤差放大電路104的偏置電流來防止過沖的構(gòu)成也可。第六實(shí)施方式的電壓調(diào)節(jié)器只要能夠僅在非調(diào)節(jié)狀態(tài)時(shí)防止過沖即可，這些的控制方法不受該電路限定。
[0050]如以上所說明地，第六實(shí)施方式的電壓調(diào)節(jié)器能夠僅在非調(diào)節(jié)狀態(tài)下防止過沖。而且，能夠防止在防過沖后產(chǎn)生的下沖。
[0051]符號說明 100接地端子 101電源端子 103輸出端子
104誤差放大電路
108、111、112、202 偏置電路
110放大器
203,301反相器
401延遲電路
604 OR電路。
【權(quán)利要求】
1.一種電壓調(diào)節(jié)器，具備: 誤差放大電路，所述誤差放大電路將基準(zhǔn)電壓與將輸出晶體管所輸出的輸出電壓分壓后的分壓電壓之差放大并輸出，控制所述輸出晶體管的柵極；以及 放大器，所述放大器比較所述基準(zhǔn)電壓與所述分壓電壓，檢測所述輸出電壓的過沖， 所述電壓調(diào)節(jié)器的特征在于，具備: 第一晶體管，所述第一晶體管流動(dòng)與流入所述輸出晶體管的電流成比例的電流； 第一電流鏡電路，所述第一電流鏡電路將與流入所述輸出晶體管的電流成比例的電流鏡像；以及 第一偏置電路，所述第一偏置電路經(jīng)由所述第一電流鏡電路連接于所述放大器，使所述放大器的偏置電流增加并使響應(yīng)速度增加。
2.根據(jù)權(quán)利要求1所述的電壓調(diào)節(jié)器，其特征在于，具備: 第二晶體管，所述第二晶體管連接于所述放大器的輸出；以及 第二偏置電路，所述第二偏置電路經(jīng)由所述第二晶體管而連接于所述誤差放大電路，使所述誤差放大電路的輸出的驅(qū)動(dòng)電流增加。
3.根據(jù)權(quán)利要求2所述的電壓調(diào)節(jié)器，其特征在于， 在所述放大器的輸出與所述第二晶體管之間具備延遲電路。
4.根據(jù)權(quán)利要求2所述的電壓調(diào)節(jié)器，其特征在于，具備: 第三晶體管，所述第三晶體管通過所述放大器的輸出控制所述輸出晶體管的柵極電壓。
5.根據(jù)權(quán)利要求3所述的電壓調(diào)節(jié)器，其特征在于，具備: 第三晶體管，所述第三晶體管通過所述放大器的輸出控制所述輸出晶體管的柵極電壓。
6.根據(jù)權(quán)利要求1至5的任一項(xiàng)所述的電壓調(diào)節(jié)器，其特征在于，具備: 第二電流鏡電路，所述第二電流鏡電路將與流入所述輸出晶體管的電流成比例的電流鏡像，檢測非調(diào)節(jié)狀態(tài)；以及 邏輯電路，被輸入所述第二電流鏡電路的輸出信號和所述放大器的輸出信號， 所述邏輯電路在所述非調(diào)節(jié)狀態(tài)時(shí)輸出所述放大器的輸出信號。
7.一種電壓調(diào)節(jié)器，具備: 誤差放大電路，所述誤差放大電路將基準(zhǔn)電壓與將輸出晶體管所輸出的輸出電壓分壓后的分壓電壓之差放大并輸出，控制所述輸出晶體管的柵極；以及 放大器，所述放大器比較所述基準(zhǔn)電壓與所述分壓電壓，檢測所述輸出電壓的過沖， 所述電壓調(diào)節(jié)器的特征在于，具備: 第一晶體管，所述第一晶體管流動(dòng)與流入所述輸出晶體管的電流成比例的電流； 電阻，所述電阻通過來自所述第一晶體管的電流而產(chǎn)生電壓； 第一偏置電路，所述第一偏置電路經(jīng)由通過產(chǎn)生于所述電阻的電壓而導(dǎo)通的第二晶體管與所述放大器連接，使所述放大器的偏置電流增加并使響應(yīng)速度增加； 第三晶體管，所述第三晶體管通過產(chǎn)生于所述電阻的電壓而導(dǎo)通，檢測非調(diào)節(jié)狀態(tài)；以及 邏輯電路，被輸入所述第三晶體管的輸出信號和所述放大器的輸出信號，所述邏輯電路在所述非調(diào)節(jié)狀態(tài)時(shí)輸出所述放大器的輸出信號。
8.根據(jù)權(quán)利要求7所述的電壓調(diào)節(jié)器，其特征在于，具備: 第四晶體管，被輸入所述邏輯電路的輸出信號，通過所述邏輯電路的輸出信號控制所述輸出晶體管的柵極電壓。
9.根據(jù)權(quán)利要求7或8所述的電壓調(diào)節(jié)器，其特征在于，具備: 第五晶體管，所述第五晶體管與所述邏輯電路的輸出連接；以及 第二偏置電路，所述第二偏置電路經(jīng)由所述第五晶體管而與所述誤差放大電路連接，使所述誤差放大電路的輸 出的驅(qū)動(dòng)電流增加。
【文檔編號】G05F1/569GK103677058SQ201310401811
【公開日】2014年3月26日 申請日期:2013年9月6日 優(yōu)先權(quán)日:2012年9月7日
【發(fā)明者】二瓶洋太朗, 藤村學(xué) 申請人:精工電子有限公司