用于低功率電壓基準(zhǔn)和偏置電流發(fā)生器的方法和電路的制作方法
【專(zhuān)利摘要】一種用于產(chǎn)生PTAT電壓來(lái)作為一對(duì)雙極型晶體管之間的基極-發(fā)射極電壓差的電路。所述電路可以在級(jí)聯(lián)電壓基準(zhǔn)電路中形成單位單元(unit?cell)，所述級(jí)聯(lián)電壓基準(zhǔn)電路隨著每個(gè)后續(xù)級(jí)增大PTAT電壓。所述雙極型晶體管是使用偏置布置來(lái)控制，所述偏置布置包括連接至電流鏡的MOS晶體管，所述電流鏡為所述雙極型晶體管提供基極電流。通過(guò)在末級(jí)組合PTAT電壓與CTAT電壓來(lái)形成電壓基準(zhǔn)。所述電壓基準(zhǔn)可以在所述末級(jí)中從所述雙極型晶體管之一的發(fā)射極處的電壓獲得。
【專(zhuān)利說(shuō)明】用于低功率電壓基準(zhǔn)和偏置電流發(fā)生器的方法和電路
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)是2012年7月9日提交的美國(guó)專(zhuān)利申請(qǐng)序列號(hào)13 / 544, 609的部分繼續(xù)申請(qǐng)，所述美國(guó)專(zhuān)利申請(qǐng)是2009年3月31日提交的12 / 415，606 (現(xiàn)在為美國(guó)專(zhuān)利號(hào)8，228，052)的繼續(xù)申請(qǐng)，上述各申請(qǐng)的內(nèi)容以引用的方式整體并入本文中。
[0003]版權(quán)和法律聲明
[0004]本專(zhuān)利文件公開(kāi)內(nèi)容的一部分含有受版權(quán)保護(hù)的材料。版權(quán)擁有人不反對(duì)任何人傳真復(fù)制本專(zhuān)利文件或?qū)＠_(kāi)，只要其出現(xiàn)在專(zhuān)利和商標(biāo)局專(zhuān)利文件或記錄中，但除此之外保留所有任何版權(quán)。
【技術(shù)領(lǐng)域】
[0005]本發(fā)明一般來(lái)說(shuō)涉及電壓基準(zhǔn)，并且具體來(lái)說(shuō)涉及使用帶隙電路實(shí)行的電壓基準(zhǔn)。本發(fā)明更具體來(lái)說(shuō)涉及提供可以縮放和調(diào)整的絕對(duì)溫度比例(PTAT)電壓的電壓的電路和方法。
【背景技術(shù)】
[0006]常規(guī)的帶隙電壓基準(zhǔn)電路基于具有相反并且平衡的溫度斜率的兩個(gè)電壓分量的相加。
[0007]圖1圖示出常規(guī)的帶隙基準(zhǔn)的符號(hào)表示。其由電流源110、電阻器120和二極管130組成。要理解的是，二極管表示雙極型晶體管的基極-發(fā)射極結(jié)。二極管兩端的電壓降具有約-2.2mV / °C的負(fù)溫度系數(shù)TC，并且通常表示為絕對(duì)溫度互補(bǔ)(CTAT)電壓，這是因?yàn)槠漭敵鲋惦S溫度的升高而減小。這個(gè)電壓具有根據(jù)以下方程I的典型負(fù)溫度系數(shù):
[0008]Vjn = VcSr(方程 I)這里，
I)『I! f 4 ? MT,)
Vgo為絕對(duì)零度下的外推基極-發(fā)射極電壓，其達(dá)到1.2V ；Τ為實(shí)際溫度Jtl為基準(zhǔn)溫度，其可為室溫(即，T = 300Κ) ；Vbe(T0)為T(mén)tl下的基極-發(fā)射極電壓，其可以達(dá)到0.7V; ο為與飽和電流溫度指數(shù)有關(guān)的常數(shù)，其依賴(lài)工藝并且對(duì)于CMOS工藝可在3至5的范圍內(nèi)；K為玻爾茲曼常數(shù)，q為電子電荷，IJT)和L(Ttl)分別為實(shí)際溫度T和Ttl下的對(duì)應(yīng)的集電極電流。
[0009]希望圖1中的電流源110為絕對(duì)溫度比例(PTAT)源，以使得電阻器120兩端的電壓降為PTAT電壓。隨著絕對(duì)溫度的升高，電阻器120兩端的電壓降也增大。PTAT電流是通過(guò)在電阻器兩端反射在不同的電流密度下操作的雙極型晶體管的兩個(gè)正向偏置的基極-發(fā)射極結(jié)的電壓差(AV1J來(lái)產(chǎn)生。集電極電流密度的差可以從兩個(gè)類(lèi)似的晶體管(即，Ql和Q2(未示出))來(lái)建立，其中Ql為單位發(fā)射極面積并且Q2為η乘以單位發(fā)射極面積。所得到的AVbe在以下方程2中提供，AVbe具有正溫度系數(shù):rr
ΔΙ..λ.=K0.> KJQ: I =一*_)(方程 2)
q
[0010]在一些應(yīng)用中，例如，低功率的應(yīng)用，電阻器120可以較大并且甚至占用大部分硅片面積，因而增加了成本。因此，所需的是具有無(wú)電阻器的PTAT電壓電路。使用有源裝置產(chǎn)生的PTAT電壓可能通過(guò)偏移、不匹配和閾值電壓而對(duì)工藝變化敏感。另外，在PTAT電壓?jiǎn)卧惺褂玫挠性囱b置可能增加所得到的PTAT電壓的總噪聲。本發(fā)明的實(shí)施方案的一個(gè)目標(biāo)是提供一種 對(duì)于工藝變化幾乎不具有敏感性并且具有低噪聲的可在低功率下操作的無(wú)電阻器PTAT單元。
[0011]圖2說(shuō)明圖1的電路的操作。通過(guò)將二極管130的CTAT電壓V_CTAT與來(lái)自電阻器120兩端的電壓降的PTAT電壓V_PTAT組合，有可能在較寬的溫度范圍(即，_50°C至125°C )內(nèi)提供相對(duì)恒定的輸出電壓Vref。在室溫下，對(duì)于η從8至50，這個(gè)基極-發(fā)射極電壓差可以達(dá)到50mV至100mV。
[0012]為了平衡來(lái)自方程式1的負(fù)溫度系數(shù)和方程式2的正溫度系數(shù)的電壓分量，希望具有微調(diào)PTAT分量的能力來(lái)提高對(duì)工藝變化的抗擾性。因此，在本發(fā)明的另一個(gè)實(shí)施方案中，目標(biāo)為提供對(duì)PTAT分量的微調(diào)能力。
[0013]在本發(fā)明的又一實(shí)施方案中，目標(biāo)為倍增在不同電流密度下操作的晶體管的△ Vbe分量，以便提供對(duì)于溫度變化不敏感的較高的基準(zhǔn)電壓。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0014]在附圖的各圖中說(shuō)明本發(fā)明，這些附圖本意為示例性而非限制性的，并且其中相同編號(hào)旨在指代相同或?qū)?yīng)的部分。
[0015]圖1示出已知的帶隙電壓基準(zhǔn)電路。
[0016]圖2是說(shuō)明可以如何組合通過(guò)圖1的電路產(chǎn)生的PTAT電壓和CTAT電壓來(lái)提供基準(zhǔn)電壓的圖表。
[0017]圖3a示出根據(jù)本發(fā)明的一個(gè)實(shí)施方案的無(wú)電阻器PTAT單位單元(unit cell)。
[0018]圖3b示出根據(jù)本發(fā)明的一個(gè)實(shí)施方案的具有額外晶體管堆疊的無(wú)電阻器PTAT單位單元。
[0019]圖3c不出根據(jù)本發(fā)明的一個(gè)實(shí)施方案的PTAT電壓輸出隨溫度的變化。
[0020]圖3d示出根據(jù)本發(fā)明的一個(gè)實(shí)施方案的電壓基準(zhǔn)電路的不同分量的噪聲貢獻(xiàn)的模擬結(jié)果。
[0021]圖4示出無(wú)電阻器偏置發(fā)生器的一個(gè)實(shí)施方案。
[0022]圖5示出電壓級(jí)聯(lián)電路的一個(gè)實(shí)施方案。
[0023]圖6示出本發(fā)明的另一個(gè)實(shí)施方案，其中基準(zhǔn)電壓是通過(guò)將PTAT電壓與基極-發(fā)射極電壓部分相加來(lái)產(chǎn)生。
[0024]圖7示出根據(jù)本發(fā)明的一個(gè)實(shí)施方案的基極-發(fā)射極數(shù)字電壓分壓器。
[0025]圖8示出基于級(jí)聯(lián)PTAT電壓加上基極-發(fā)射極電壓的部分的基準(zhǔn)電壓的一個(gè)實(shí)施方案。
[0026]圖9示出用于根據(jù)圖7的不同輸入代碼的不同電壓值的模擬結(jié)果。[0027]圖10示出根據(jù)本發(fā)明的一個(gè)實(shí)施方案的基極-發(fā)射極電壓差電路。
[0028]圖11示出根據(jù)本發(fā)明的另一個(gè)實(shí)施方案的基極-發(fā)射極電壓差電路。
[0029]圖12示出根據(jù)本發(fā)明的另一個(gè)實(shí)施方案的電壓級(jí)聯(lián)電路。
[0030]圖13示出根據(jù)本發(fā)明的一個(gè)實(shí)施方案的數(shù)字控制電壓基準(zhǔn)電路。
【具體實(shí)施方式】
[0031]提供了一種用于不具有 電阻器的PTAT單元的系統(tǒng)和方法，所述PTAT單元可以在低功率下操作，對(duì)于工藝變化具有較小的敏感性，占用較少的硅面積并且具有低噪聲。在本發(fā)明的另一方面中，提供了一種系統(tǒng)和方法來(lái)放大基準(zhǔn)電壓和電流。在本發(fā)明的又一方面中，提供了一種用于將要被微調(diào)的PTAT分量的系統(tǒng)和方法。
[0032]圖3a的無(wú)電阻器PTAT單元為本發(fā)明的一個(gè)方面的一個(gè)實(shí)施方案。電路300包括第一組電路元件，所述第一組電路元件被布置來(lái)提供絕對(duì)溫度互補(bǔ)(CTAT)電壓。例如，所述第一組電路元件可以包括晶體管330和340，所述晶體管由電流源310供應(yīng)。晶體管330可以是例如NM0S。第二組電路元件被布置來(lái)提供絕對(duì)溫度比例(PTAT)電壓或電流。例如，所述第二組電路元件可以包括至少晶體管350和有源元件360。晶體管350由電流源320供應(yīng)。在一個(gè)實(shí)施方案中，有源裝置360可以是NM0S。晶體管340和350可以是雙極型晶體管。
[0033]第二組電路元件的晶體管350被配置以使得其發(fā)射極面積比第一組電路元件的晶體管340大η倍。因此，如果電流源310和320提供相同的電流，并且通過(guò)晶體管360的柵極的電流可以被忽略，那么晶體管340在η倍于晶體管350的電流密度下操作。在一個(gè)實(shí)施方案中，第一組電路元件的晶體管330供應(yīng)晶體管340和350的基極電流。另外，晶體管330也可以控制晶體管340的基極-集電極電壓以便最小化晶體管340的早期效應(yīng)。晶體管360也具有若干作用。首先，在晶體管350的發(fā)射極處，晶體管360根據(jù)晶體管340與晶體管350的比率的集電極電流密度，通過(guò)反饋產(chǎn)生基極-發(fā)射極電壓差。其次，晶體管360限制晶體管350的集電極電壓，從而降低了晶體管350的早期效應(yīng)。晶體管330和360的縱橫比(W / L)可以被選擇，以使得在第一階，晶體管340和晶體管350的基極-集電極電壓彼此追蹤來(lái)最小化早期效應(yīng)。
[0034]圖3a的晶體管360的漏極處的PTAT電壓在以下方程I中提供:
【權(quán)利要求】
1.一種基極-發(fā)射極電壓差電路，其包括:第一雙極型晶體管(340)和第二雙極型晶體管(350)，所述第一雙極型晶體管和所述第二雙極型晶體管共享共基極；第一電流源(310)，其將電流供應(yīng)至所述第一晶體管；第二電流源(320)，其將電流供應(yīng)至所述第二晶體管；第一 MOS晶體管，其連接在所述第一晶體管的發(fā)射極與所述第二晶體管的發(fā)射極之間，所述第一 MOS晶體管(360)還在反饋回路中連接至所述第二晶體管(350)的集電極，以便根據(jù)所述第一晶體管與所述第二晶體管的集電極電流密度比率來(lái)產(chǎn)生絕對(duì)溫度比例(PTAT)電壓，以便作為所述第一晶體管的基極-發(fā)射極電壓與所述第二晶體管的基極-發(fā)射極電壓之間的差；以及第二 MOS晶體管，其控制所述第一晶體管的集電極電壓。
2.如權(quán)利要求1所述的電路，其進(jìn)一步包括:電流鏡，其連接至所述第二MOS晶體管，所述電流鏡的第一分支產(chǎn)生由所述第二MOS晶體管控制的電流，并且所 述電流鏡的第二分支提供用于所述第一晶體管和所述第二晶體管的基極電流。
3.如權(quán)利要求1或2所述的電路，其中所述第二MOS晶體管的柵極連接至所述第一晶體管的集電極。
4.如權(quán)利要求1或2所述的電路，其進(jìn)一步包括:第三電流源，其供應(yīng)第三電流，所述第三電流與由所述第二電流源供應(yīng)的電流混合。
5.如權(quán)利要求4所述的電路，其中所述第二電流源是PTAT，并且所述第三電流源與絕對(duì)溫度互補(bǔ)(CTAT)。
6.一種級(jí)聯(lián)電路，其包括:多個(gè)單位單元(unit cell),其以級(jí)聯(lián)的方式連接，每個(gè)單位單元包括如權(quán)利要求1至4中任一項(xiàng)所述的基極發(fā)射極電壓差電路。
7.如權(quán)利要求6所述的電路，其進(jìn)一步包括:在所述級(jí)聯(lián)電路的第一單位單元處的第三雙極型晶體管，所述第三雙極型晶體管形成從地面到共節(jié)點(diǎn)的連接，所述共節(jié)點(diǎn)連接至所述第一晶體管和所述第一 MOS晶體管。
8.如權(quán)利要求7所述的電路，其中所述第三雙極型晶體管的基極和集電極連接至地面，并且所述第三雙極型晶體管的發(fā)射極連接至所述共節(jié)點(diǎn)。
9.如權(quán)利要求6、7或8所述的電路，其進(jìn)一步包括:電阻器分壓器，其通過(guò)分接最后單位單元中的所述第二雙極型晶體管的基極-發(fā)射極電壓的部分來(lái)產(chǎn)生電壓基準(zhǔn)。
10.如權(quán)利要求9所述的電路，其中產(chǎn)生所述最后單位單元的輸出來(lái)作為所述第三雙極型晶體管的基極-發(fā)射極電壓加上由所述電阻器分壓器分接的所述基極-發(fā)射極電壓的所述部分，再加上由所述級(jí)聯(lián)的單位單元產(chǎn)生的復(fù)合基極-發(fā)射極電壓差的組合。
11.如權(quán)利要求9所述的電路，其中所述電阻器分壓器包括電阻器串?dāng)?shù)模轉(zhuǎn)換器(DAC)。
12.如權(quán)利要求6所述的電路，其進(jìn)一步包括:數(shù)模轉(zhuǎn)換器(DAC)，其提供多個(gè)輸出電流，每個(gè)輸出電流與所述單位單元的相應(yīng)單位單元中的所述第一電流源組合。
13.如權(quán)利要求12所述的電路，其中所述DAC的第一輸入為數(shù)字代碼，所述數(shù)字代碼以測(cè)溫方式控制所述DAC的所述輸出電流。
14.如權(quán)利要求12所述的電路，其中所述DAC的第二輸入為控制位，所述控制位選擇所述DAC的所述輸出電流的符號(hào)。`
【文檔編號(hào)】G05F1/567GK103729011SQ201310470235
【公開(kāi)日】2014年4月16日 申請(qǐng)日期:2013年10月10日 優(yōu)先權(quán)日:2012年10月10日
【發(fā)明者】S·馬里恩卡 申請(qǐng)人:美國(guó)亞德諾半導(dǎo)體公司