微型電信計算架構(gòu)機架管理控制器的制造方法
【專利摘要】本發(fā)明公開了一種微型電信計算架構(gòu)機架管理控制器，屬于計算機領(lǐng)域。所述控制器包括現(xiàn)場可編程門陣列芯片，所述現(xiàn)場可編程門陣列芯片包括：用于進行數(shù)據(jù)處理的嵌入式處理器和管理模塊控制器，所述現(xiàn)場可編程門陣列設(shè)于微型電信計算架構(gòu)的交換機板上，所述嵌入式處理器與所述交換機板的主處理器電連接，所述管理模塊控制器分別與高級夾層卡上的模塊管理控制器和電源卡上的增強型模塊管理控制器電連接。本發(fā)明通過采用FPGA芯片作為MCMC，并在FPGA芯片中設(shè)置嵌入式處理器和管理模塊控制器，由于MCMC的主要信息處理由嵌入式處理器完成，而FPGA中的嵌入式處理器運算速率高，從而保證了MCMC的運行和處理速度；由于該處理器是嵌入式的，也就減小了MCMC的面積。
【專利說明】微型電信計算架構(gòu)機架管理控制器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及計算機領(lǐng)域，特別涉及一種微型電信計算架構(gòu)機架管理控制器。
【背景技術(shù)】
[0002]MicroTCA (Micro Telecom Computing Architecture,微型電信計算架構(gòu))標(biāo)準(zhǔn)由于其高速和小型化的特點，在艦船通信中得到廣泛應(yīng)用。
[0003]在MicroTCA系統(tǒng)中，主要分為三種不同的板卡:MCH (MicroTCA Carrier Hub,微型電信計算架構(gòu)機架交換機)板，PM (Power Manager,電源管理)卡和AMC (AdvancedMezzanine Card,高級夾層卡),其中MCH板作為MicroTCA系統(tǒng)的核心單元，實現(xiàn)對PM卡和AMC的信息進行處理。具體地，在MicroTCA系統(tǒng)中，MCH板通過IPMI (IntelligentPlatform Management Interface,智能平臺管理接口)實現(xiàn)與PM卡和AMC的互連。IPMI在這三種板卡中分別設(shè)有對應(yīng)的管理控制器，MCH對應(yīng)MCMC (MicroTCA Carrier ManagementController,微型電信計算架構(gòu)機架管理控制器)，PM對應(yīng)EMMC (Enhanced ModuleManagement Controller,增強型模塊管理控制器)，AMC 對應(yīng) MMC (Module ManagementController,模塊管理控制器)。
[0004]在實現(xiàn)本發(fā)明的過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)至少存在以下問題:
[0005]現(xiàn)有的MCMC 多米用 BMC (Baseboard Management Controller,基板管理控制器)實現(xiàn)，由于BMC運行速率較低，一般在50MHz左右，從而導(dǎo)致MCMC的指令執(zhí)行效率較低，并且成本較高，面積過大。

【發(fā)明內(nèi)容】

[0006]為了解決現(xiàn)有技術(shù)中MCMC多采用BMC實現(xiàn)，導(dǎo)致執(zhí)行效率較低，成本較高，面積過大的問題，本發(fā)明實施例提供了一種微型電信計算架構(gòu)機架管理控制器。所述技術(shù)方案如下:
[0007]本發(fā)明實施例提供了一種微型電信計算架構(gòu)機架管理控制器，所述機架管理控制器包括現(xiàn)場可編程門陣列芯片，所述現(xiàn)場可編程門陣列芯片包括:用于進行數(shù)據(jù)處理的嵌入式處理器和管理模塊控制器，所述現(xiàn)場可編程門陣列芯片設(shè)于微型電信計算架構(gòu)的交換機板上，所述嵌入式處理器與所述交換機板的主處理器電連接，所述管理模塊控制器分別與高級夾層卡上的模塊管理控制器和電源卡上的增強型模塊管理控制器電連接。
[0008]在本發(fā)明實施例的一種實現(xiàn)方式中，所述嵌入式處理器包括:
[0009]第一處理子單元，用于將所述管理模塊控制器采集到的所述高級夾層卡和所述電源卡的狀態(tài)信息，上報給所述主處理器。
[0010]在本發(fā)明實施例的另一種實現(xiàn)方式中，所述嵌入式處理器還包括:第二處理子單元，用于當(dāng)接收到的所述主處理器發(fā)送的看門狗信號失效時，根據(jù)所述管理模塊控制器采集到的所述高級夾層卡和所述電源卡的狀態(tài)信息，向所述高級夾層卡和所述電源卡發(fā)送控制指令。[0011]在本發(fā)明實施例的另一種實現(xiàn)方式中，所述看門狗信號失效是指接收到的看門狗信號的周期不等于預(yù)設(shè)值。
[0012]在本發(fā)明實施例的另一種實現(xiàn)方式中，所述控制指令包括:上電/斷電指令和風(fēng)扇轉(zhuǎn)速控制指令。
[0013]在本發(fā)明實施例的另一種實現(xiàn)方式中，所述管理模塊控制器通過智能平臺管理接口總線分別與所述模塊管理控制器和所述增強型模塊管理控制器電連接。
[0014]在本發(fā)明實施例的另一種實現(xiàn)方式中，所述現(xiàn)場可編程門陣列芯片還包括網(wǎng)口控制器以及與所述網(wǎng)口控制器電連接的網(wǎng)絡(luò)接口，所述網(wǎng)口控制器與所述嵌入式處理器電連接。
[0015]在本發(fā)明實施例的另一種實現(xiàn)方式中，所述現(xiàn)場可編程門陣列芯片還包括串口控制器以及與所述串口控制器相連的串口，所述串口控制器與所述嵌入式處理器電連接。
[0016]在本發(fā)明實施例的另一種實現(xiàn)方式中，所述現(xiàn)場可編程門陣列芯片還包括存儲控制器以及與所述存儲控制器電連接的存儲單元，所述存儲控制器與所述嵌入式處理器電連接。
[0017]在本發(fā)明實施例的另一種實現(xiàn)方式中，所述現(xiàn)場可編程門陣列芯片還包括輸入/輸出控制器以及與所述輸入/輸出控制器電連接的輸入/輸出口，所述輸入/輸出控制器與所述嵌入式處理器電連接。
[0018]本發(fā)明實施例提供的技術(shù)方案帶來的有益效果是:
[0019]通過采用FPGA芯片作為MCMC，并在FPGA芯片中設(shè)置嵌入式處理器和管理模塊控制器，嵌入式處理器與主處理器電連接，管理模塊控制器分別與MMC和EMMC電連接，由于MCMC的主要信息處理由嵌入式處理器完成，而FPGA中的嵌入式處理器運算速率高，從而保證了 MCMC的運行和處理速度；另外，由于該處理器是嵌入式的，也就減小了 MCMC的面積，同時降低了成本。
【專利附圖】

【附圖說明】
[0020]為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0021]圖1是本發(fā)明實施例提供的微型電信計算架構(gòu)的結(jié)構(gòu)示意圖；
[0022]圖2是本發(fā)明實施例提供的MCMC的結(jié)構(gòu)示意圖。
【具體實施方式】
[0023]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明實施方式作進一步地詳細描述。
[0024]實施例
[0025]本發(fā)明實施例提供了一種MCMC，參見圖1和圖2，該MCMC 10設(shè)于微型電信計算架構(gòu)的 MCH I 上，該 MCMC 10 包括 FPGA (Field Programmable Gate Array,現(xiàn)場可編程門陣列)芯片，F(xiàn)PGA芯片包括:用于進行數(shù)據(jù)處理的嵌入式處理器11和管理模塊控制器12，嵌入式處理器11與MCH I的主處理器電連接，管理模塊控制器12分別與PM 3上的EMMC 30以及至少一個AMC 2上的MMC 20電連接。其中，嵌入式處理器11既可以以軟核的形式嵌入在FPGA芯片中，也可以采用硬核的形式嵌入在FPGA芯片中。
[0026]具體地，以軟核形式嵌入的嵌入式處理器11可采用下述方式實現(xiàn):采用VHDL(Very-High-Speed Integrated Circuit Hardware Description Language,高速集成電路硬件描述語言)或者C語言編寫的RISC (Reduced Instruction Set Computer,精簡指令集計算機)，在FPGA中進行綜合布線后，將該RISC下載到FPGA中實現(xiàn)CPU功能。而以硬核形式實現(xiàn)嵌入式處理器11時，嵌入式處理器的電路布局、布線是在FPGA制造過程中就實現(xiàn)嵌入好的，可直接實現(xiàn)CPU功能。
[0027]其中，嵌入式處理器11包括:第一處理子單元，用于將管理模塊控制器12采集到的AMC 2和PM 3的狀態(tài)信息，上報給主處理器。具體地，MMC 20用于獲取AMC 2的狀態(tài)信息，并將獲取到的狀態(tài)信息傳輸給管理模塊控制器12 ；EMMC 30用于獲取PM 3的狀態(tài)信息，并將獲取到的狀態(tài)信息傳輸給管理模塊控制器12。上述狀態(tài)信息包括上電/斷電、板卡溫度、風(fēng)扇轉(zhuǎn)速等內(nèi)容。
[0028]嵌入式處理器11還包括:第二處理子單元，用于當(dāng)接收到主處理器發(fā)送的看門狗信號失效時，根據(jù)管理模塊控制器12采集到的AMC 2和PM 3的狀態(tài)信息，向AMC 2和PM 3發(fā)送控制指令?？刂浦噶畎?上電/斷電指令和風(fēng)扇轉(zhuǎn)速控制指令。上述看門狗信號的作用是，使MCMC 10中的嵌入式處理器11知道主處理器是否正常工作，當(dāng)超過預(yù)定時間未收到看門狗信號時，則認為主處理器故障，這時，MCMC 10中的嵌入式處理器11代替主處理器執(zhí)行控制功能，即向AMC 2和PM 3發(fā)送控制指令。
[0029]其中，看門狗信號失效可以是指接收到的看門狗信號的周期不等于預(yù)設(shè)值。例如，預(yù)設(shè)看門狗信號是一個周期為50ms的方波信號，當(dāng)接收到的看門狗信號周期不為50ms時，即為看門狗信號失效。
[0030]進一步地，該管理模塊控制器12為IPMI管理模塊控制器。管理模塊控制器12通過IPMI總線40分別與MMC 20和EMMC 30電連接，從而實現(xiàn)狀態(tài)信息和控制指令的傳輸。
[0031]進一步地，F(xiàn)PGA芯片還包括網(wǎng)口控制器13以及與網(wǎng)口控制器13電連接的網(wǎng)絡(luò)接口 130，該網(wǎng)口控制器13與嵌入式處理器11電連接。用戶通過該網(wǎng)絡(luò)接口 130不僅可以實現(xiàn)與該微型電信計算架構(gòu)進行遠距離的數(shù)據(jù)傳輸，同時還可以通過該網(wǎng)絡(luò)接口 130實現(xiàn)對該MCMC 10的遠程控制。
[0032]進一步地，F(xiàn)PGA芯片還包括串口控制器14以及與串口控制器14相連的串口 140，該串口控制器14與嵌入式處理器11電連接。
[0033]進一步地，F(xiàn)PGA芯片還包括存儲控制器15以及與存儲控制器15電連接的存儲單元150，該存儲控制器15與嵌入式處理器11電連接。
[0034]進一步地，F(xiàn)PGA芯片還包括I/O (Input/Output,輸入/輸出)控制器16以及與IO控制器16電連接的I/O 口 160，該I/O控制器16與嵌入式處理器11電連接。
[0035]上述網(wǎng)絡(luò)接口 130、串口 140、存儲單元150和I/O 口 160是嵌入式處理器11的外設(shè)，這些外設(shè)可以根據(jù)實際需要設(shè)置。另外，由于FPGA中的嵌入式處理器既可以采用軟核的形式實現(xiàn)，又可以采用硬核的形式實現(xiàn)，因此根據(jù)嵌入式處理器的實現(xiàn)形式不同，嵌入式處理器配置的速度和緩存等信息也不相同。[0036]本發(fā)明實施例通過采用FPGA芯片作為MCMC，并在FPGA芯片中設(shè)置嵌入式處理器和管理模塊控制器，嵌入式處理器與主處理器電連接，管理模塊控制器分別與MMC和EMMC電連接，由于MCMC的主要信息處理由嵌入式處理器完成，而FPGA中的嵌入式處理器運算速率高，從而保證了 MCMC的運行和處理速度；另外，由于該處理器是嵌入式的，也就減小了MCMC的面積，同時降低了成本。
[0037]本領(lǐng)域普通技術(shù)人員可以理解實現(xiàn)上述實施例的全部或部分步驟可以通過硬件來完成，也可以通過程序來指令相關(guān)的硬件完成，所述的程序可以存儲于一種計算機可讀存儲介質(zhì)中，上述提到的存儲介質(zhì)可以是只讀存儲器，磁盤或光盤等。
[0038]以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種微型電信計算架構(gòu)機架管理控制器，其特征在于，所述機架管理控制器包括現(xiàn)場可編程門陣列芯片，所述現(xiàn)場可編程門陣列芯片包括:用于進行數(shù)據(jù)處理的嵌入式處理器和管理模塊控制器，所述現(xiàn)場可編程門陣列芯片設(shè)于微型電信計算架構(gòu)的交換機板上，所述嵌入式處理器與所述交換機板的主處理器電連接，所述管理模塊控制器分別與高級夾層卡上的模塊管理控制器和電源卡上的增強型模塊管理控制器電連接。
2.根據(jù)權(quán)利要求1所述的機架管理控制器，其特征在于，所述嵌入式處理器包括: 第一處理子單元，用于將所述管理模塊控制器采集到的所述高級夾層卡和所述電源卡的狀態(tài)信息，上報給所述主處理器。
3.根據(jù)權(quán)利要求2所述的機架管理控制器，其特征在于，所述嵌入式處理器還包括:第二處理子單元，用于當(dāng)接收到的所述主處理器發(fā)送的看門狗信號失效時，根據(jù)所述管理模塊控制器采集到的所述高級夾層卡和所述電源卡的狀態(tài)信息，向所述高級夾層卡和所述電源卡發(fā)送控制指令。
4.根據(jù)權(quán)利要求3所述的機架管理控制器，其特征在于，所述看門狗信號失效是指接收到的看門狗信號的周期不等于預(yù)設(shè)值。
5.根據(jù)權(quán)利要求3所述的機架管理控制器，其特征在于，所述控制指令包括:上電/斷電指令和風(fēng)扇轉(zhuǎn)速控制指令。
6.根據(jù)權(quán)利要求1-5任一項所述的機架管理控制器，其特征在于，所述管理模塊控制器通過智能平臺管理接口總線分別與所述模塊管理控制器和所述增強型模塊管理控制器電連接。
7.根據(jù)權(quán)利要求1-5任一項所述的機架管理控制器，其特征在于，所述現(xiàn)場可編程門陣列芯片還包括網(wǎng)口控制器以及與所述網(wǎng)口控制器電連接的網(wǎng)絡(luò)接口，所述網(wǎng)口控制器與所述嵌入式處理器電連接。
8.根據(jù)權(quán)利要求1-5任一項所述的機架管理控制器，其特征在于，所述現(xiàn)場可編程門陣列芯片還包括串口控制器以及與所述串口控制器相連的串口，所述串口控制器與所述嵌入式處理器電連接。
9.根據(jù)權(quán)利要求1-5任一項所述的機架管理控制器，其特征在于，所述現(xiàn)場可編程門陣列芯片還包括存儲控制器以及與所述存儲控制器電連接的存儲單元，所述存儲控制器與所述嵌入式處理器電連接。
10.根據(jù)權(quán)利要求1-5任一項所述的機架管理控制器，其特征在于，所述現(xiàn)場可編程門陣列芯片還包括輸入/輸出控制器以及與所述輸入/輸出控制器電連接的輸入/輸出口，所述輸入/輸出控制器與所述嵌入式處理器電連接。
【文檔編號】G05B19/042GK103634237SQ201310532491
【公開日】2014年3月12日 申請日期:2013年10月31日 優(yōu)先權(quán)日:2013年10月31日
【發(fā)明者】郭浩, 盧虹, 鄭霞, 徐翔, 黃曉晨, 陳昊, 徐鵬飛, 張翼, 程曉, 李三, 鄧玉華, 蔡立安, 湯靈, 淳增輝, 鄧松, 何裕舒 申請人:中國船舶重工集團公司第七二二研究所