国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      Mvb總線分析設(shè)備的制作方法

      文檔序號:6297675閱讀:692來源:國知局
      Mvb總線分析設(shè)備的制作方法
      【專利摘要】本發(fā)明公開了一種MVB總線分析設(shè)備。該MVB總線分析設(shè)備包括接口轉(zhuǎn)換模塊、FPGA模塊、STM32微控制器芯片和串口通訊模塊,STM32微控制器芯片用于獲取待發(fā)送數(shù)據(jù)并編碼,F(xiàn)PGA模塊用于將編碼后的待發(fā)送數(shù)據(jù)轉(zhuǎn)換為MVB數(shù)據(jù)幀格式、并經(jīng)由接口轉(zhuǎn)換模塊向MVB總線傳輸待發(fā)送數(shù)據(jù),F(xiàn)PGA模塊還用于采集MVB總線中傳輸?shù)臄?shù)據(jù)幀并轉(zhuǎn)換格式,STM32微控制器芯片還用于對采集的數(shù)據(jù)幀解碼并發(fā)送至上位機(jī)。本發(fā)明的MVB總線分析設(shè)備實(shí)現(xiàn)了對MVB總線上的設(shè)備的響應(yīng)數(shù)據(jù)幀的監(jiān)聽,從而能夠自動地實(shí)時監(jiān)測多個MVB設(shè)備、迅速發(fā)現(xiàn)MVB設(shè)備的故障,大大提高了對MVB設(shè)備的監(jiān)測效率。
      【專利說明】MVB總線分析設(shè)備
      【技術(shù)領(lǐng)域】
      [0001]本發(fā)明涉及一種MVB總線分析設(shè)備。
      【背景技術(shù)】
      [0002]MVB總線即多功能車輛總線,是一種主要用于(但也并非專用于)對有互操作性和互換性要求的互連設(shè)備之間的串行數(shù)據(jù)通信總線。MVB總線是現(xiàn)代軌道交通車輛上主要使用的一種通訊總線協(xié)議。而由于地鐵MVB設(shè)備的增多,對MVB設(shè)備的監(jiān)測對于現(xiàn)代軌道交通車輛的正常運(yùn)行變得越來越重要。同時,對于MVB設(shè)備的檢測仍然必須人工對MVB設(shè)備逐個進(jìn)行檢測,以確定各個MVB設(shè)備是否正常工作,這需要耗費(fèi)大量人力物力,檢測效率低下。

      【發(fā)明內(nèi)容】

      [0003]本發(fā)明要解決的技術(shù)問題是為了克服現(xiàn)有技術(shù)中對MVB設(shè)備的監(jiān)測必須針對MVB設(shè)備逐個進(jìn)行人工的檢測,才能確定各個MVB設(shè)備是否正常工作,因而耗費(fèi)大量人力物力、檢測效率低下的缺陷,提出一種MVB總線分析設(shè)備。
      [0004]本發(fā)明是通過下述技術(shù)方案來解決上述技術(shù)問題的:
      [0005]本發(fā)明提供了一種MVB總線分析設(shè)備,其特點(diǎn)在于,包括接口轉(zhuǎn)換模塊、FPGA模塊、STM32微控制器芯片和串口通訊模塊。STM32微控制器芯片用于經(jīng)由串口通訊模塊從上位機(jī)獲取待發(fā)送數(shù)據(jù)并為待發(fā)送數(shù)據(jù)編碼、然后向FPGA模塊發(fā)送控制信號和編碼后的待發(fā)送數(shù)據(jù),F(xiàn)PGA模塊用于將編碼后的待發(fā)送數(shù)據(jù)轉(zhuǎn)換為MVB數(shù)據(jù)幀格式、并根據(jù)接收到的控制信號經(jīng)由接口轉(zhuǎn)換模塊向MVB總線傳輸MVB數(shù)據(jù)幀格式的待發(fā)送數(shù)據(jù)。FPGA模塊還用于經(jīng)由接口轉(zhuǎn)換模塊采集MVB總線中傳輸?shù)腗VB數(shù)據(jù)幀、并將MVB數(shù)據(jù)幀轉(zhuǎn)換為一預(yù)設(shè)數(shù)制的數(shù)據(jù)幀,STM32微控制器芯片還用于從FPGA模塊獲取該預(yù)設(shè)數(shù)制的數(shù)據(jù)幀并進(jìn)行解碼、然后將解碼后的數(shù)據(jù)幀經(jīng)由串口通訊模塊發(fā)送至上位機(jī)。
      [0006]MVB總線中的數(shù)據(jù)傳輸采用曼切斯特編碼(Manchester Encoding)方式。電氣電平信號在一個傳輸周期內(nèi)低電平到高電平的跳變表示碼元“ I ”,電平信號在一個傳輸周期內(nèi)高電平到低電平的跳變表示碼元“O”。在MVB總線上傳輸?shù)臄?shù)據(jù)幀可以分為主幀和從幀兩類。上述由STM32微控制器芯片從上位機(jī)獲取待發(fā)送數(shù)據(jù),并由FPGA將編碼后的待發(fā)送數(shù)據(jù)轉(zhuǎn)換為MVB數(shù)據(jù)幀格式向MVB總線傳輸?shù)拇l(fā)送數(shù)據(jù)的過程,相當(dāng)于發(fā)送主幀的過程。上述FPGA采集MVB數(shù)據(jù)幀并轉(zhuǎn)換,然后STM32微控制器芯片將獲取數(shù)據(jù)幀解碼并發(fā)送至上位機(jī)的過程,相當(dāng)于采集解析從幀的過程。
      [0007]其中,主幀主要起到數(shù)據(jù)問詢和狀態(tài)查詢的功能,而從幀為主幀的響應(yīng)數(shù)據(jù)幀。主幀結(jié)構(gòu)依次為:起始分界符、16位主幀數(shù)據(jù)(包括狀態(tài)功能字和端口地址等信息)、8位循環(huán)冗余校驗(CRC)序列和終止分界符;從幀結(jié)構(gòu)依次為:起始分界符、幀數(shù)據(jù)(位數(shù)可以為16、32,64或者128位)、CRC校驗序列和終止分界符。
      [0008]本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解,由于FPGA (現(xiàn)場可編程門陣列)模塊經(jīng)由接口轉(zhuǎn)換模塊向MVB總線傳輸MVB數(shù)據(jù)幀格式的待發(fā)送數(shù)據(jù),因此這部分待發(fā)送數(shù)據(jù)對于MVB總線及總線上的其他設(shè)備而言和MVB總線上原本傳輸?shù)臄?shù)據(jù)的格式相同,MVB總線上的其他設(shè)備會以常規(guī)方式對這部分待發(fā)送數(shù)據(jù)做出反應(yīng)。比如相應(yīng)的設(shè)備通過MVB總線返回和待發(fā)送數(shù)據(jù)相對應(yīng)的響應(yīng)數(shù)據(jù)幀。另一方面,F(xiàn)PGA模塊還用于采集MVB總線中傳輸?shù)腗VB數(shù)據(jù)幀,即相當(dāng)于對MVB總線中傳輸?shù)腗VB數(shù)據(jù)幀進(jìn)行監(jiān)聽。在MVB總線上的設(shè)備如果發(fā)生故障則會在總線上傳輸相應(yīng)的數(shù)據(jù)幀,而在采集之后進(jìn)行數(shù)據(jù)幀的轉(zhuǎn)換以及STM32微控制器芯片對數(shù)據(jù)幀的解碼,則使得上位機(jī)能夠更直接地對數(shù)據(jù)進(jìn)行分析,從而判斷MVB總線上的設(shè)備是否發(fā)生故障。
      [0009]其中,該串口通訊模塊可以采用RS232接口。STM32微控制器芯片是基于專為要求高性能、低成本、低功耗的嵌入式應(yīng)用專門設(shè)計的ARM Cortex-M3內(nèi)核的一個系列的芯片產(chǎn)
      品O
      [0010]較佳地,F(xiàn)PGA模塊用于以符合MVB協(xié)議標(biāo)準(zhǔn)的速率向MVB總線傳輸轉(zhuǎn)換為MVB數(shù)據(jù)幀格式的待發(fā)送數(shù)據(jù)。
      [0011]這樣就使得FPGA經(jīng)由接口轉(zhuǎn)換模塊向MVB總線傳輸數(shù)據(jù)的傳輸速率和MVB總線上傳輸?shù)钠渌麛?shù)據(jù)的傳輸速率一致,從而避免對于MVB總線原先的數(shù)據(jù)傳輸產(chǎn)生任何干擾。
      [0012]較佳地,所述符合MVB協(xié)議標(biāo)準(zhǔn)的速率為1.5Mbit/s的整數(shù)倍碼率。
      [0013]較佳地,STM32微控制器芯片用于根據(jù)IEC61375協(xié)議為待發(fā)送數(shù)據(jù)編碼。
      [0014]本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解,Mbit/s為碼率單位,即兆比特每秒,而IEC61375協(xié)議為關(guān)于列車總線的一種國際標(biāo)準(zhǔn)協(xié)議。
      [0015]較佳地,F(xiàn)PGA模塊用于在采集MVB總線中傳輸?shù)腗VB數(shù)據(jù)幀后,先將MVB數(shù)據(jù)幀中的幀起始分界符和幀終止分界符去除,然后再將MVB數(shù)據(jù)幀轉(zhuǎn)換為該預(yù)設(shè)數(shù)制的數(shù)據(jù)幀。
      [0016]去除了幀起始分界符和幀終止分界符后,能夠有效減少M(fèi)VB數(shù)據(jù)幀的大小,同時仍保留了數(shù)據(jù)幀中的有效信息。
      [0017]較佳地,該預(yù)設(shè)數(shù)制為16進(jìn)制。
      [0018]將2進(jìn)制的MVB數(shù)據(jù)幀轉(zhuǎn)換為16進(jìn)制后,在FPGA模塊、STM32微控制器芯片、串口通訊模塊和上位機(jī)之間進(jìn)行傳輸?shù)臄?shù)據(jù)變得更小,能夠更快地完成數(shù)據(jù)傳輸。
      [0019]較佳地,該MVB總線分析設(shè)備還包括uCOS-1I實(shí)時操作系統(tǒng),用于控制FPGA模塊和STM32微控制器芯片。也就是說,通過uCOS-1I實(shí)時操作系統(tǒng)來調(diào)度實(shí)現(xiàn)FPGA模塊和STM32微控制器芯片的各功能。uCOS-1I是專門為計算機(jī)的嵌入式應(yīng)用設(shè)計的一種實(shí)時操作系統(tǒng)內(nèi)核,其絕大部分代碼是用C語言編寫的。
      [0020]在符合本領(lǐng)域常識的基礎(chǔ)上,上述各優(yōu)選條件,可任意組合,即得本發(fā)明各較佳實(shí)例。
      [0021]本發(fā)明的積極進(jìn)步效果在于:
      [0022]本發(fā)明的MVB總線分析設(shè)備通過STM32微控制器芯片獲取待發(fā)送數(shù)據(jù)并編碼,并由FPGA模塊向MVB總線傳輸MVB數(shù)據(jù)幀格式的待發(fā)送數(shù)據(jù),同時由FPGA模塊采集和處理MVB總線中傳輸?shù)腗VB數(shù)據(jù)幀,并由STM32微控制器芯片解碼后將數(shù)據(jù)幀發(fā)送至上位機(jī)進(jìn)行分析,實(shí)現(xiàn)了對MVB總線上的設(shè)備的響應(yīng)數(shù)據(jù)幀的監(jiān)聽,從而能夠自動地實(shí)時監(jiān)測多個MVB設(shè)備、迅速發(fā)現(xiàn)MVB設(shè)備的故障,大大提高了 MVB設(shè)備的監(jiān)測效率。【專利附圖】

      【附圖說明】
      [0023]圖1為本發(fā)明一較佳實(shí)施例的MVB總線分析設(shè)備的示意圖。
      【具體實(shí)施方式】
      [0024]下面結(jié)合附圖給出本發(fā)明較佳實(shí)施例,以詳細(xì)說明本發(fā)明的技術(shù)方案,但并不因此將本發(fā)明限制在所述的實(shí)施例范圍之中。
      [0025]如圖1所示,本發(fā)明一較佳實(shí)施例的MVB總線分析設(shè)備,包括接口轉(zhuǎn)換模塊1、FPGA模塊2、STM32微控制器芯片3和串口通訊模塊4。本實(shí)施例的MVB總線分析設(shè)備還包括為上述模塊和芯片供電的一電源模塊,以及用于控制FPGA模塊2和STM32微控制器芯片3的uCOS-1I實(shí)時操作系統(tǒng)(圖1中未示出)。
      [0026]STM32微控制器芯片3用于經(jīng)由串口通訊模塊4從上位機(jī)獲取待發(fā)送數(shù)據(jù)并為待發(fā)送數(shù)據(jù)編碼、然后向FPGA模塊2發(fā)送控制信號和編碼后的待發(fā)送數(shù)據(jù),F(xiàn)PGA模塊2用于將編碼后的待發(fā)送數(shù)據(jù)轉(zhuǎn)換為MVB數(shù)據(jù)幀格式、并根據(jù)接收到的控制信號經(jīng)由接口轉(zhuǎn)換模塊I向MVB總線傳輸MVB數(shù)據(jù)幀格式的待發(fā)送數(shù)據(jù)。
      [0027]FPGA模塊2還用于經(jīng)由接口轉(zhuǎn)換模塊I采集MVB總線中傳輸?shù)腗VB數(shù)據(jù)幀、并先將MVB數(shù)據(jù)幀中的幀起始分界符和幀終止分界符去除、然后再將MVB數(shù)據(jù)幀轉(zhuǎn)換為該16進(jìn)制的數(shù)據(jù)幀,STM32微控制器芯片3還用于從FPGA模塊2獲取該16進(jìn)制的數(shù)據(jù)幀并進(jìn)行解碼、然后將解碼后的數(shù)據(jù)幀經(jīng)由串口通訊模塊4發(fā)送至上位機(jī)。
      [0028]在MVB總線上傳輸?shù)臄?shù)據(jù)幀可以分為主幀和從幀兩類。上述由STM32微控制器芯片3從上位機(jī)獲取待發(fā)送數(shù)據(jù),并由FPGA模塊2將編碼后的待發(fā)送數(shù)據(jù)轉(zhuǎn)換為MVB數(shù)據(jù)幀格式向MVB總線傳輸?shù)拇l(fā)送數(shù)據(jù)的過程,相當(dāng)于發(fā)送主幀的過程。上述FPGA模塊2采集MVB數(shù)據(jù)幀并轉(zhuǎn)換,然后STM32微控制器芯片3獲取數(shù)據(jù)幀并解碼發(fā)送至上位機(jī)的過程,相當(dāng)于采集解析從幀的過程。其中,主幀主要起到數(shù)據(jù)問詢和狀態(tài)查詢的功能,而從幀為主幀的響應(yīng)數(shù)據(jù)幀。
      [0029]在MVB總線上的設(shè)備發(fā)生故障的情況下,其會在總線上傳輸相應(yīng)的數(shù)據(jù)幀,而在FPGA模塊2采集了相應(yīng)的數(shù)據(jù)幀后并進(jìn)行數(shù)據(jù)幀的轉(zhuǎn)換后,STM32微控制器芯片3對數(shù)據(jù)幀的解碼,解碼后得到的數(shù)據(jù)使得上位機(jī)能夠更直接地對數(shù)據(jù)進(jìn)行分析,從而判斷MVB總線上的設(shè)備是否發(fā)生故障。
      [0030]本實(shí)施例中,F(xiàn)PGA模塊2用于以符合MVB協(xié)議標(biāo)準(zhǔn)的速率,具體地,以1.5Mbit/s的整數(shù)倍碼率向MVB總線傳輸轉(zhuǎn)換為MVB數(shù)據(jù)幀格式的待發(fā)送數(shù)據(jù)。STM32微控制器芯片3用于根據(jù)IEC61375協(xié)議為待發(fā)送數(shù)據(jù)編碼。
      [0031]雖然以上描述了本發(fā)明的【具體實(shí)施方式】,但是本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解,這些僅是舉例說明,本發(fā)明的保護(hù)范圍是由所附權(quán)利要求書限定的。本領(lǐng)域的技術(shù)人員在不背離本發(fā)明的原理和實(shí)質(zhì)的前提下,可以對這些實(shí)施方式做出多種變更或修改,但這些變更和修改均落入本發(fā)明的保護(hù)范圍。
      【權(quán)利要求】
      1.一種MVB總線分析設(shè)備,其特征在于,包括接口轉(zhuǎn)換模塊、FPGA模塊、STM32微控制器芯片和串口通訊|旲塊; STM32微控制器芯片用于經(jīng)由串口通訊模塊從上位機(jī)獲取待發(fā)送數(shù)據(jù)并為待發(fā)送數(shù)據(jù)編碼、然后向FPGA模塊發(fā)送控制信號和編碼后的待發(fā)送數(shù)據(jù),F(xiàn)PGA模塊用于將編碼后的待發(fā)送數(shù)據(jù)轉(zhuǎn)換為MVB數(shù)據(jù)幀格式、并根據(jù)接收到的控制信號經(jīng)由接口轉(zhuǎn)換模塊向MVB總線傳輸MVB數(shù)據(jù)幀格式的待發(fā)送數(shù)據(jù); FPGA模塊還用于經(jīng)由接口轉(zhuǎn)換模塊采集MVB總線中傳輸?shù)腗VB數(shù)據(jù)幀、并將MVB數(shù)據(jù)幀轉(zhuǎn)換為一預(yù)設(shè)數(shù)制的數(shù)據(jù)幀,STM32微控制器芯片還用于從FPGA模塊獲取該預(yù)設(shè)數(shù)制的數(shù)據(jù)幀并進(jìn)行解碼、然后將解碼后的數(shù)據(jù)幀經(jīng)由串口通訊模塊發(fā)送至上位機(jī)。
      2.如權(quán)利要求1所述的MVB總線分析設(shè)備,其特征在于,F(xiàn)PGA模塊用于以符合MVB協(xié)議標(biāo)準(zhǔn)的速率向MVB總線傳輸轉(zhuǎn)換為MVB數(shù)據(jù)幀格式的待發(fā)送數(shù)據(jù)。
      3.如權(quán)利要求1所述的MVB總線分析設(shè)備,其特征在于,STM32微控制器芯片用于根據(jù)IEC61375協(xié)議為待發(fā)送數(shù)據(jù)編碼。
      4.如權(quán)利要求2所述的MVB總線分析設(shè)備,其特征在于,所述符合MVB協(xié)議標(biāo)準(zhǔn)的速率為1.5Mbit/s的整數(shù)倍碼率。
      5.如權(quán)利要求1所述的MVB總線分析設(shè)備,其特征在于,F(xiàn)PGA模塊用于在采集MVB總線中傳輸?shù)腗VB數(shù)據(jù)幀后,先將MVB數(shù)據(jù)幀中的幀起始分界符和幀終止分界符去除,然后再將MVB數(shù)據(jù)幀轉(zhuǎn)換為該預(yù)設(shè)數(shù)制的數(shù)據(jù)幀。
      6.如權(quán)利要求1所述的MVB總線分析設(shè)備,其特征在于,該預(yù)設(shè)數(shù)制為16進(jìn)制。
      7.如權(quán)利要求1所述的MVB總線分析設(shè)備,其特征在于,該MVB總線分析設(shè)備還包括uCOS-1I實(shí)時操作系統(tǒng),用于控制FPGA模塊和STM32微控制器芯片。
      【文檔編號】G05B23/02GK103676933SQ201310594554
      【公開日】2014年3月26日 申請日期:2013年11月21日 優(yōu)先權(quán)日:2013年11月21日
      【發(fā)明者】王建兵, 印禎民, 張峰 申請人:上海申通地鐵集團(tuán)有限公司
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
      1