穩(wěn)壓電路的制作方法
【專利摘要】本發(fā)明公開了穩(wěn)壓電路，包括：控制單元，包括數(shù)字濾波電路和模擬比較電路，穩(wěn)壓電路的輸出電壓采樣通過模擬比較電路與基準(zhǔn)電壓比較，控制單元根據(jù)比較的結(jié)果輸出控制信號(hào)；時(shí)鐘產(chǎn)生單元，根據(jù)模擬比較電路輸出的控制信號(hào)輸出相應(yīng)的時(shí)鐘信號(hào)；和輸出單元，包括輸出工作電壓的驅(qū)動(dòng)晶體管和驅(qū)動(dòng)所述驅(qū)動(dòng)晶體管柵極的電荷泵。當(dāng)輸出電壓低于基準(zhǔn)電壓時(shí)，電荷泵根據(jù)時(shí)鐘信號(hào)對(duì)輸出晶體管的柵極升壓，當(dāng)輸出電壓高于基準(zhǔn)電壓時(shí)，電荷泵的電容根據(jù)時(shí)鐘信號(hào)與輸出晶體管柵極進(jìn)行電荷分配，以將輸出電壓降壓。該穩(wěn)壓電路在異相時(shí)鐘的控制下對(duì)內(nèi)部電源電壓進(jìn)行適度調(diào)節(jié)，避免使用大的補(bǔ)償電容，具有響應(yīng)速度快，抗電源噪聲效果好，易集成的優(yōu)點(diǎn)。
【專利說明】穩(wěn)壓電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電源電路。更具體地，本發(fā)明涉及當(dāng)電源電壓不穩(wěn)定或者被噪聲干擾時(shí)能夠穩(wěn)定地輸出電壓的穩(wěn)壓電路。
【背景技術(shù)】
[0002]現(xiàn)代集成電路的應(yīng)用環(huán)境越來越復(fù)雜。當(dāng)電流跳變非常劇烈，有很多頻率器件作用，能量向外輻射時(shí)，電路會(huì)出現(xiàn)噪聲故障。電流急劇變化引起電源電壓變化，會(huì)使共用同一電源的電路運(yùn)行不穩(wěn)定。另外，隨著電子系統(tǒng)的復(fù)雜化，電路中涉及多種電源，由外部電源產(chǎn)生的工作中的電源由于電路內(nèi)部的噪聲同樣會(huì)有波動(dòng)。這個(gè)問題隨著信號(hào)速度越來越快，集成電路芯片的供電電壓的越來越小變得更為嚴(yán)重。除此之外，電子設(shè)備無論是由交流市電經(jīng)過整流(或交流適配器)后供電，還是由蓄電池組供電，工作過程中的電源電壓都將在很大范圍內(nèi)變化。例如，單體鋰離子電池充足電時(shí)的電壓為4.2V，放完電后的電壓為
2.3V，變化幅度很大。這個(gè)問題在對(duì)電源電壓敏感的電路中顯得尤為突出。因此，在設(shè)計(jì)對(duì)電源敏感的電路中需要采取一些措施以最大限度地去除電源噪聲和電源波動(dòng)。
[0003]現(xiàn)有的方法是采用低壓差線性穩(wěn)壓器(LDO)電路結(jié)構(gòu)為精密的電子設(shè)備供電，LDO是通過其反饋回路對(duì)輸出電壓進(jìn)行調(diào)節(jié)從而提供穩(wěn)定的直流輸出電壓。這種結(jié)構(gòu)通常需要大的旁路電容集成在電路內(nèi)部，這是比較困難的，因此其對(duì)于電路內(nèi)部的噪聲響應(yīng)速度較慢。
【發(fā)明內(nèi)容】
[0004]為了克服現(xiàn)有穩(wěn)壓電路對(duì)噪聲響應(yīng)速度慢、補(bǔ)償電容大的缺點(diǎn)，本發(fā)明的目的之一在于提供新型的穩(wěn)壓電路，該電路可以對(duì)電源噪聲做出快速反應(yīng)并且不需要大的補(bǔ)償電容。
[0005]根據(jù)本發(fā)明的一個(gè)方面，提供的穩(wěn)壓電路包括:控制單元，包括數(shù)字濾波電路和模擬比較電路，所述穩(wěn)壓電路的輸出電壓采樣與基準(zhǔn)電壓在所述模擬比較電路中比較，所述模擬比較電路根據(jù)所述比較的結(jié)果輸出控制信號(hào)；時(shí)鐘相位產(chǎn)生單元，根據(jù)比較器輸出的控制信號(hào)輸出相應(yīng)的時(shí)鐘信號(hào)；和驅(qū)動(dòng)?xùn)艠O泵和驅(qū)動(dòng)電路，根據(jù)所述時(shí)鐘信號(hào)輸出相應(yīng)的電壓，其中，當(dāng)所述輸出電壓低于基準(zhǔn)電壓時(shí)，所述電荷泵根據(jù)所述時(shí)鐘信號(hào)驅(qū)動(dòng)所述輸出晶體管將輸出電壓升壓；當(dāng)所述輸出電壓高于基準(zhǔn)電壓時(shí)，所述電荷泵的電容根據(jù)所述時(shí)鐘信號(hào)與輸出晶體管柵極進(jìn)行電荷分配，以將所述輸出電壓降壓。
[0006]在一些實(shí)施方式中，所述模擬比較電路具有輸出電壓米樣信號(hào)輸入端和基準(zhǔn)電壓輸入端，所述比較器的輸出端分別通過與非門、反相器和觸發(fā)器后輸出數(shù)字信號(hào)。
[0007]在一些實(shí)施方式中，還包括選擇器電路，所述數(shù)字信號(hào)通過所述選擇器電路連接于所述模擬比較電路的輸出電壓米樣輸入端。
[0008]在一些實(shí)施方式中，所述電荷泵為雙PMOS電荷泵，所述電容由MOS管構(gòu)成。
[0009]所述驅(qū)動(dòng)?xùn)艠O泵和驅(qū)動(dòng)電路還包括多個(gè)并聯(lián)的用作電容的MOS管和選擇性連接所述用作電容的MOS管的開關(guān)。
[0010]在一些實(shí)施方式中，數(shù)字濾波電路可以采用D觸發(fā)器，所述模擬比較電路的輸出輸入至D觸發(fā)器，所述D觸發(fā)器接收來自所述時(shí)鐘產(chǎn)生單元的時(shí)鐘信號(hào)，僅在該時(shí)鐘信號(hào)的邊沿對(duì)所述模擬比較電路的輸出進(jìn)行采樣，以輸出控制信號(hào)。所述模擬比較電路和所述數(shù)字濾波電路集成于單個(gè)數(shù)字比較器中。
[0011]根據(jù)本發(fā)明的另一方面，提供了一種電源電路的穩(wěn)壓方法，所述電源電路包括電壓輸出晶體管和電荷泵電路，所述方法包括:將電源電路的電壓輸出的采樣與基準(zhǔn)電壓比較，根據(jù)所述比較的結(jié)果，通過時(shí)鐘信號(hào)控制所述電壓輸出晶體管柵極與電荷泵的電容的電荷分配，以調(diào)節(jié)所述電源電路的電壓輸出。
[0012]在一些實(shí)施方式中，所述電荷泵和電容之間的電荷分配包括:當(dāng)所述采樣的電壓高于基準(zhǔn)電壓時(shí)，所述電壓輸出晶體管柵極的電荷在所述時(shí)鐘信號(hào)控制下向所述電荷泵中的電容釋放以降低輸出電壓，和當(dāng)所述采樣電壓低于基準(zhǔn)電壓時(shí)，所述電容在所述時(shí)鐘信號(hào)控制下向所述電壓輸出晶體管柵極釋放電荷，以升高輸出電壓。
[0013]在一些實(shí)施方式中，還包括，通過時(shí)鐘控制信號(hào)控制對(duì)所述采樣的電壓信號(hào)與基準(zhǔn)電壓的比較結(jié)果輸出進(jìn)行有效采樣，以僅在所述時(shí)鐘控制信號(hào)的邊沿輸出控制信號(hào)。
[0014]根據(jù)上述方面，為了便于集成并保證精度，本發(fā)明采用工作在數(shù)字信號(hào)域的數(shù)字濾波器取代完全工作在模擬信號(hào)域的模擬濾波器，其處理的對(duì)象是模擬信號(hào)經(jīng)由采樣器件轉(zhuǎn)換而得到的數(shù)字信號(hào)。數(shù)字濾波器得到的信號(hào)通過控制電路控制調(diào)節(jié)電路，當(dāng)內(nèi)部電壓低于目標(biāo)電壓(基準(zhǔn)電壓)，用一級(jí)或更多級(jí)的電荷泵提高NMOS柵極驅(qū)動(dòng)；當(dāng)內(nèi)部電壓高于目標(biāo)電壓(基準(zhǔn)電壓)，將NMOS柵極電荷輸送至電容，降低NMOS柵極驅(qū)動(dòng)電壓。
[0015]為了消除片內(nèi)噪聲的影響，本發(fā)明沒有采用通常的放大器控制的NMOS或者PMOS驅(qū)動(dòng)管結(jié)構(gòu)，而是采用了數(shù)字控制邏輯控制的NMOS驅(qū)動(dòng)，因?yàn)槿魏蔚碗娏鞣糯笃鞫己茈y抵抗來自電源的劇烈波動(dòng)。當(dāng)電壓高過基準(zhǔn)電壓則降低NMOS驅(qū)動(dòng)?xùn)艠O電壓，反之則將NMOS驅(qū)動(dòng)管的柵極電壓泵高。當(dāng)負(fù)載加大時(shí)，NMOS的柵源電壓(VGS)自動(dòng)加大，可以快速地反應(yīng)而不依賴放大器帶寬。
[0016]根據(jù)一些實(shí)施方式，可以在比較器的采樣電壓輸入端加上選擇器電路，所述控制單元輸出的數(shù)字信號(hào)通過所述選擇器電路連接于所述比較器的輸出電壓采樣輸入端。使得控制電路可以減少啟動(dòng)次數(shù)。例如，當(dāng)VDD的電壓在2.1v?2.3v之間，即分壓點(diǎn)的電壓在基準(zhǔn)電壓附近時(shí)，電荷泵沒有動(dòng)作；當(dāng)VDD的電壓低于2.lv，即分壓點(diǎn)的電壓低于基準(zhǔn)電壓時(shí)，柵電荷泵將驅(qū)動(dòng)管柵極電壓提高；當(dāng)VDD的電壓高于2.3v，輸出電壓的晶體管的柵極電容將與一個(gè)電容進(jìn)行電荷再分配以降低輸出電壓的晶體管的柵極電壓。
[0017]環(huán)路濾波電路是保證系統(tǒng)穩(wěn)定性的。對(duì)于高速交流峰值電流(AC peakcurrent)的要求，柵源電壓加大會(huì)有自反饋的效應(yīng)。其有益效果是，比依賴環(huán)路放大器的LDO結(jié)構(gòu)響應(yīng)速度更快，而且不用大的補(bǔ)償電容，抗電源噪聲效果更好。
[0018]時(shí)鐘產(chǎn)生單元為電壓輸出電路的電荷泵提供相位不交疊的時(shí)鐘。在一些實(shí)施方式中，電路采用反饋鏈路來產(chǎn)生時(shí)鐘。
[0019]本實(shí)施方式中的輸出單元可以將NMOS驅(qū)動(dòng)管的柵極電壓從缺省的VDD1.2v?1.8v泵到2.2v+Vtn,并經(jīng)過控制單元中的數(shù)字濾波電路和模擬比較電路進(jìn)行控制。
[0020]在一些實(shí)施方式中，電路中電荷泵采用雙PMOS結(jié)構(gòu)(也可以根據(jù)需要輸出電壓的大小選擇更多級(jí)的電荷泵)，通過用作電容的晶體管的選擇使電壓升高/電荷分配的步調(diào)上下一致，即，使偏高的電壓回歸目標(biāo)值的時(shí)間與偏低的電壓回歸目標(biāo)值的時(shí)間基本一致。由此，還可使電路的工作狀態(tài)較為平衡。
[0021]根據(jù)本發(fā)明，當(dāng)輸出電壓VDD過高時(shí)，輸出電壓的晶體管的柵極電荷會(huì)與電荷泵中的電容分享，并拉低驅(qū)動(dòng)管柵極電位實(shí)現(xiàn)調(diào)節(jié)。
【專利附圖】
【附圖說明】
[0022]圖1為根據(jù)本發(fā)明一實(shí)施方式的穩(wěn)壓電路的原理框圖；
[0023]圖2為圖1所示的穩(wěn)壓電路中使用的控制單元原理圖；
[0024]圖3為圖1所示的穩(wěn)壓電路中使用的時(shí)鐘產(chǎn)生電路原理圖；
[0025]圖4為圖1所示的穩(wěn)壓電路中使用的輸出單元電路原理圖；
[0026]圖5為本發(fā)明實(shí)施方式的控制單元的關(guān)鍵信號(hào)仿真波形；
[0027]圖6為本發(fā)明的實(shí)施方式的時(shí)鐘產(chǎn)生電路仿真波形；
[0028]圖7為本發(fā)明的實(shí)施方式的穩(wěn)壓電路工作的關(guān)鍵信號(hào)的仿真波形。
【具體實(shí)施方式】
[0029]下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】作詳細(xì)的說明。
[0030]圖1?6示意性地顯示了根據(jù)本發(fā)明的一種實(shí)施方式的穩(wěn)壓電路及其工作時(shí)的仿真波形圖。
[0031]如圖1所示，根據(jù)本發(fā)明的一種實(shí)施方式的穩(wěn)壓電路包括控制單元10，其含有數(shù)字濾波器和比較器，時(shí)鐘產(chǎn)生單元20，以及輸出單元30，其含有驅(qū)動(dòng)?xùn)艠O的電荷泵和用于輸出調(diào)節(jié)后電壓的驅(qū)動(dòng)晶體管電路。輸出單元30由線130輸出提供給外部電路工作的工作電壓VDD，對(duì)該工作電壓VDD采樣的信號(hào)通過線100輸入至控制單元10的比較器進(jìn)行處理，如下文所述。
[0032]該實(shí)施方式的穩(wěn)壓電路的基本工作原理為:從線130輸出的工作電壓采樣得到的電壓(通過圖2中線100輸入至控制單元10的比較器)，與輸入比較器的基準(zhǔn)電壓(圖2中線201所示)比較。當(dāng)采樣電壓高于基準(zhǔn)電壓時(shí)輸出數(shù)字信號(hào)120有效，而當(dāng)采樣電壓低于基準(zhǔn)電壓時(shí)輸出數(shù)字信號(hào)110有效。在輸出數(shù)字信號(hào)110和120的控制下，通過時(shí)鐘產(chǎn)生電路20產(chǎn)生相應(yīng)的控制時(shí)鐘信號(hào)111、112、121和122 (數(shù)字信號(hào))，四個(gè)控制時(shí)鐘信號(hào)控制輸出單元30的驅(qū)動(dòng)晶體管電路產(chǎn)生并通過線130輸出工作電壓VDD提供給外部電路使用。
[0033]圖2所示為圖1所示的穩(wěn)壓電路中使用的控制單元10的電路原理圖。如圖所示，該控制單元 10 包括數(shù)字比較器 C0M21。INV22、INV25、INV26、INV210 ?INV214、INV218 是反相器，NAND23、NAND24、NAND215、NAND219 是二輸入與非門，NAND216、NAND217 是三輸入與非門，DFF27、DFF28、DFF29、DFF220 ?DFF227 是 D 觸發(fā)器。
[0034]如圖2所示，M228、M229是NMOS器件，構(gòu)成控制單元10中的選擇電路。在圖示的實(shí)施例中，NMOS器件M228、M229的柵極分別輸入反相的信號(hào)(通過反相器INV210反相)，由此可以進(jìn)行選擇采樣信號(hào)經(jīng)線路100輸入比較器。雖然圖中示出采樣信號(hào)輸入線100連接的M228，M229的各自源極、漏極分別相連，從而未起到選擇作用。但是本領(lǐng)域技術(shù)人員可以理解，可以將采樣信號(hào)輸入線100設(shè)為兩條，分別經(jīng)由NMOS器件M228、M229輸入至數(shù)字比較器C0M21。NMOS器件M228、M229分別接不同的電源電壓采樣點(diǎn)(如圖所示，NMOS器件M228、M229的柵極分別與反相器INV210的輸入端和輸出端連接，從而得到相位相反的信號(hào))，在合適的控制邏輯控制下可以達(dá)到在一定的電源電壓范圍內(nèi)電路無動(dòng)作。這樣可以使得電路啟動(dòng)不會(huì)很頻繁。
[0035]例如，使NMOS器件M228、M229對(duì)應(yīng)不同的翻轉(zhuǎn)電壓。例如，設(shè)置控制邏輯為NMOS器件M228對(duì)應(yīng)翻轉(zhuǎn)電壓大于NMOS器件M229對(duì)應(yīng)的翻轉(zhuǎn)電壓。當(dāng)電源電壓較低時(shí)，NMOS器件M228采樣有效，當(dāng)NMOS器件M228采樣電壓等于基準(zhǔn)電壓(即電源電壓等于NMOS器件M228對(duì)應(yīng)的翻轉(zhuǎn)電壓)時(shí)，NMOS器件M229采樣有效。但由于NMOS器件M228對(duì)應(yīng)翻轉(zhuǎn)電壓大于NMOS器件M229對(duì)應(yīng)的翻轉(zhuǎn)電壓，直到電源電壓下降到NMOS器件M229對(duì)應(yīng)的翻轉(zhuǎn)電壓，電路才判斷電源電壓偏高，其中存在一段電路不工作的階段，反之亦然。
[0036]穩(wěn)壓電路輸出的工作電壓VDD的采樣信號(hào)經(jīng)線100與經(jīng)線201輸入的基準(zhǔn)電壓通過數(shù)字比較器COM21進(jìn)行比較，判斷工作電壓是偏高還是偏低。當(dāng)電源電壓偏高時(shí)，數(shù)字比較器C0M21的202線輸出低電平、203線輸出高電平；當(dāng)電源電壓偏低時(shí)，數(shù)字比較器C0M21的202線輸出高電平、203線輸出低電平。
[0037]圖中304、305、306是時(shí)鐘信號(hào)線，來自時(shí)鐘產(chǎn)生電路20。本發(fā)明中數(shù)字比較器COM21內(nèi)部包括模擬比較部分和數(shù)字濾波兩個(gè)部分。模擬比較部分比較采樣電壓與基準(zhǔn)電壓的大小。數(shù)字比較器C0M21的模擬比較部分的輸出進(jìn)入由信號(hào)線305、306作為時(shí)鐘的D觸發(fā)器進(jìn)行采樣(即C0M21內(nèi)的數(shù)字濾波部分)，產(chǎn)生202、203線上的信號(hào)。具體地說，該部分設(shè)計(jì)成僅在305、306線時(shí)鐘的邊沿處才能夠?qū)δM比較部分的輸出進(jìn)行有效采樣來輸出控制信號(hào)，而其它時(shí)間模擬比較部分的輸出是無效的。從而避免模擬部分的輸出隨干擾引起的瞬態(tài)脈沖而頻繁波動(dòng)，穩(wěn)壓電路工作更加穩(wěn)定。
[0038]數(shù)字比較器C0M21產(chǎn)生的信號(hào)經(jīng)線202與D觸發(fā)器DFF29產(chǎn)生的信號(hào)經(jīng)線205通過與非門NAND23、反相器INV25和D觸發(fā)器DFF27輸出有效的數(shù)字信號(hào)至線110。線110與線202上信號(hào)的波形基本一致(參見圖5)。數(shù)字比較器C0M21產(chǎn)生的在線203上的信號(hào)與D觸發(fā)器DFF29產(chǎn)生的在線206上的信號(hào)通過與非門NAND24、反相器INV26和D觸發(fā)器DFF28輸出有效的數(shù)字信號(hào)至線120。僅在線203上信號(hào)為高時(shí)，線120上才輸出時(shí)鐘信號(hào)。線205、206上為線204上的信號(hào)通過D觸發(fā)器DFF29產(chǎn)生的異相信號(hào)，相當(dāng)于對(duì)線204上信號(hào)的采樣，線205、206的信號(hào)波形與線204上信號(hào)的波形相似，只是線205、206之間的相位相反。由此可以形成受線304上時(shí)鐘控制的采樣比較。線204上的信號(hào)為通過其他組合邏輯產(chǎn)生，以便僅當(dāng)線203上信號(hào)為高時(shí)才有時(shí)鐘信號(hào)輸出。其中主要信號(hào)線202、203、204、304、110、120 波形示于圖 5。
[0039]圖3所示為圖1所示的穩(wěn)壓電路中使用的時(shí)鐘產(chǎn)生電路20的原理圖。其中INV31、INV34 ?INV39、INV310 ?INV319、INV327、INV328、INV329 是反相器，N0R32、N0R33、N0R323、N0R326 是二輸入或非門，NAND320、NAND321、NAND322、NAND324、NAND325 是二輸入與非門。M330 ?M333、M336、M337 是 PMOS 晶體管，其中 M330、M331 作為電容使用。M334、M335、M338、M339是NMOS晶體管。310表示時(shí)鐘輸入，通過由N0R32、N0R33、INV34?INV39、INV310?INV319、M330、M331組成的觸發(fā)器結(jié)構(gòu)得到交錯(cuò)反相時(shí)鐘信號(hào)。線110、120輸出數(shù)字濾波器10的輸出信號(hào)，線111、112、121、122輸出電壓調(diào)節(jié)電路的數(shù)字控制信號(hào)。線310為時(shí)鐘輸入信號(hào)，線303,304輸出異相時(shí)鐘，線305,306輸出異相時(shí)鐘。反相器INV312?316與INV313?319之間也可根據(jù)需要連接輸出線，類似地輸出異相的時(shí)鐘。
[0040]當(dāng)采樣電壓高于基準(zhǔn)電壓，僅控制信號(hào)線121、122有信號(hào)輸出。當(dāng)采樣電壓低于基準(zhǔn)電壓時(shí)，各控制信號(hào)線111、112、121、122同時(shí)有信號(hào)輸出。其中線110、120、111、121的波形如圖6所示，線112與111 一致，線122與121輸出信號(hào)反相。
[0041]當(dāng)線110為高時(shí)，線111、112將輸出同相時(shí)鐘。在或非門N0R326、反相器INV327作用下，只要線110和120有高電平信號(hào)，線302就輸出高電平，線301與302信號(hào)反相。線305,306在線301、302的控制下輸出信號(hào)至線121、122。線121僅在線302有效時(shí)輸出時(shí)鐘信號(hào)。
[0042]圖4所示為圖1所示的穩(wěn)壓電路中使用的輸出單元30的原理圖，其中R41、R42表示電阻，M43、M45、M46、M47、M48 是 PMOS 器件，M44、M413、M414、M415 是 NMOS 晶體管，M49、M410、M411、M412、M424是電容用法的PMOS晶體管，K416?K423是可選開關(guān)。可選開關(guān)主要功能是根據(jù)電路的需求進(jìn)行選擇是否需要連接。圖中可選開關(guān)有連線通過的為連接，如K417，無連線的為斷開，如K416。該部分為穩(wěn)壓電路提供電容，可根據(jù)電路的實(shí)際需要選擇連接電容。線111、112、121、122輸出時(shí)鐘產(chǎn)生電路20給出的控制信號(hào)。圖中401表示外部電源輸入，線130傳輸電路中使用的電源電壓輸出，402表示對(duì)于外部電路某些應(yīng)用的另外的電源輸出。
[0043]下面說明采樣電壓與基準(zhǔn)電壓不一致時(shí)上述穩(wěn)壓電路的處理方式。
[0044](一)當(dāng)采樣電壓高于基準(zhǔn)電壓時(shí)，NMOS晶體管M413、M414、M415的柵極驅(qū)動(dòng)電荷會(huì)與電容用PMOS管M46的電荷進(jìn)行再分配，如下所述，使柵極驅(qū)動(dòng)電荷降低以達(dá)到降低電路中電壓的效果。其中僅有線121、122信號(hào)作用，線111、112始終為高。作為電容應(yīng)用的PMOS管M46 —端405始終接地。
[0045]當(dāng)線121為低、122為高，PMOS管M48開啟、MOS管M47關(guān)閉。這樣，PMOS管M46的電荷會(huì)通過M48泄放到電路中，使得MOS管M46上電荷有所減少；當(dāng)線121為高、122為低，MOS管M48關(guān)閉、MOS管M47開啟，由于MOS管M46的電荷泄放無法維持最初的線410電壓，MOS管M413的柵電荷會(huì)與MOS管M46的電荷再分配，從而降低M413的柵驅(qū)動(dòng)電壓，降低130線輸出的工作電壓VDD。
[0046](二)當(dāng)采樣電壓低于基準(zhǔn)電壓時(shí)，由MOS管M43、M44、M46、M48組成的雙PMOS電荷泵工作以提高線410上的MOS管M413、M414、M415的柵極驅(qū)動(dòng)電壓。PMOS管M46作為電
容應(yīng)用。
[0047]具體地說，當(dāng)線100上的采樣電壓低于基準(zhǔn)電壓時(shí)，線111、112、122輸出同相時(shí)鐘，與線121輸出的時(shí)鐘異相。當(dāng)線111、112、122輸出為高，線121輸出為低時(shí)，PMOS管M43、M47關(guān)閉，NMOS管M44、M48開啟，電容(M46)充電；當(dāng)線111、112、122輸出為低，121輸出為高時(shí)，PMOS管M43、M47開啟，NMOS管M44、M48關(guān)閉，電容(M46)電荷無處泄放，兩端電壓差保持不變。線405上的電壓由O變?yōu)閂DD，線404上的電壓被泵高，通過MOS管M47傳輸?shù)津?qū)動(dòng)管M413、M414、M415的柵極線410，從而加大驅(qū)動(dòng)，提高130線上的工作電壓VDD。
[0048]如圖7所示，根據(jù)上述說明的穩(wěn)壓電路的實(shí)施方式，結(jié)合仿真波形對(duì)本發(fā)明上述實(shí)施方式的穩(wěn)壓電路的工作原理做進(jìn)一步說明。
[0049]當(dāng)線100上的采樣電壓低于線201上的基準(zhǔn)電壓時(shí)(參見區(qū)域A)，控制電路10中的線110輸出高電平、線120輸出低電平，線111、線112、線121輸出電荷泵時(shí)鐘。其中線Ill與線112同相，線111與線121異相，通過時(shí)鐘控制晶體管M43、M48構(gòu)成的雙PMOS電荷泵將線404 (圖4所示)電壓泵高。線404通過時(shí)鐘輸出線122(圖4所示)控制的晶體管M47 (作為開關(guān)管)驅(qū)動(dòng)晶體管M413及M414。由于晶體管M413及M414的柵極電壓變高，直接提高電路工作電壓VDD (即線130的電壓)。其中線401通常接入系統(tǒng)電源。
[0050]當(dāng)線100上的采樣電壓高于線201上的基準(zhǔn)電壓時(shí)(參見圖7中的區(qū)域B)，控制單元10的線110輸出低電平，線120輸出時(shí)鐘。線111、線112輸出高電平，無時(shí)鐘輸出。此時(shí)，作為電容使用的MOS管M46在沒有放電通路時(shí)會(huì)保持住電荷。
[0051]線122與線121輸出異相時(shí)鐘。當(dāng)線121為低、線122為高時(shí)，晶體管M48開啟、M47關(guān)閉，電容用法的晶體管M46的電荷通過線130向外部電路泄放，同時(shí)晶體管M46上的電荷降低；當(dāng)線121為高、線122為低，晶體管M48關(guān)閉、M47開啟，由于用作電容的晶體管M46上電荷的減少，MOS管M413、M414、M415的柵電容電荷向用作電容的PMOS管M46上再分配，從而直接降低線404上的電壓，從而降低線410 (即NMOS晶體管的柵驅(qū)動(dòng))電壓，并由此降低輸出的工作電壓。
[0052]通過不斷執(zhí)行上述過程達(dá)到輸出工作電壓的穩(wěn)定。
[0053]以上所述的僅是本發(fā)明的一些實(shí)施方式。對(duì)于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.穩(wěn)壓電路，包括: 控制單元，包括數(shù)字濾波電路和模擬比較電路，所述穩(wěn)壓電路的輸出電壓采樣通過所述模擬比較電路與基準(zhǔn)電壓比較，所述控制單元根據(jù)所述比較的結(jié)果輸出控制信號(hào)； 時(shí)鐘產(chǎn)生單元，根據(jù)所述控制信號(hào)輸出相應(yīng)的時(shí)鐘信號(hào)；和 輸出單元，包括輸出工作電壓的輸出晶體管和驅(qū)動(dòng)所述輸出晶體管柵極的電荷泵， 其中，當(dāng)所述輸出電壓低于基準(zhǔn)電壓時(shí)，所述電荷泵根據(jù)所述時(shí)鐘信號(hào)對(duì)輸出晶體管的柵極升壓；當(dāng)所述輸出電壓高于基準(zhǔn)電壓時(shí)，所述電荷泵的電容根據(jù)所述時(shí)鐘信號(hào)與輸出晶體管柵極進(jìn)行電荷分配，以將所述輸出電壓降壓。
2.根據(jù)權(quán)利要求1所述的穩(wěn)壓電路，其中所述模擬比較電路具有輸出電壓采樣信號(hào)輸入端和基準(zhǔn)電壓輸入端，所述模擬比較電路的輸出端分別通過與非門、反相器和觸發(fā)器后輸出數(shù)字信號(hào)。
3.根據(jù)權(quán)利要求2所述的穩(wěn)壓電路，還包括選擇器電路，所述數(shù)字信號(hào)通過所述選擇器電路連接于所述比較器的輸出電壓采樣輸入端。
4.根據(jù)權(quán)利要求3所述的穩(wěn)壓電路，其中所述電荷泵為雙PMOS電荷泵，所述電容由MOS管構(gòu)成。
5.根據(jù)權(quán)利要求4所述的穩(wěn)壓電路，其中所述輸出單元還包括多個(gè)并聯(lián)的用作電容的MOS管和選擇性連接所述用作電容的MOS管的開關(guān)。
6.根據(jù)權(quán)利要求1-5任一項(xiàng)所述的穩(wěn)壓電路，其中所述數(shù)字濾波電路包括D觸發(fā)器，所述模擬比較電路的輸出輸入至D觸發(fā)器，所述D觸發(fā)器接收來自所述時(shí)鐘產(chǎn)生單元的時(shí)鐘信號(hào)，僅在該時(shí)鐘信號(hào)的邊沿對(duì)所述模擬比較電路的輸出進(jìn)行采樣，以輸出控制信號(hào)；和/或 所述模擬比較電路和所述數(shù)字濾波電路集成于單個(gè)數(shù)字比較器中。
7.電源穩(wěn)壓電路的穩(wěn)壓方法，所述電源穩(wěn)壓電路包括電壓輸出晶體管和電荷泵電路，所述方法包括: 將電源穩(wěn)壓電路的電壓輸出的采樣與基準(zhǔn)電壓比較， 根據(jù)所述比較的結(jié)果，通過時(shí)鐘信號(hào)控制所述電壓輸出晶體管柵極與電荷泵的電容的電荷分配，以調(diào)節(jié)所述電源電路的電壓輸出。
8.根據(jù)權(quán)利要求7所述的方法，其中所述電荷分配方式為: 當(dāng)所述采樣的電壓高于基準(zhǔn)電壓時(shí)，所述電壓輸出晶體管柵極的電荷在所述時(shí)鐘信號(hào)控制下向所述電荷泵中的電容釋放以降低輸出電壓，和 當(dāng)所述采樣電壓低于基準(zhǔn)電壓時(shí)，所述電容在所述時(shí)鐘信號(hào)控制下向所述電壓輸出晶體管柵極釋放電荷，以升高輸出電壓。
9.根據(jù)權(quán)利要求8所述的方法，還包括，通過時(shí)鐘控制信號(hào)控制對(duì)所述采樣的電壓信號(hào)與基準(zhǔn)電壓的比較結(jié)果輸出進(jìn)行有效采樣，以僅在所述時(shí)鐘控制信號(hào)的邊沿輸出控制信號(hào)。
10.根據(jù)權(quán)利要求8或9所述的方法，其中所述電源電路輸出電壓的升高和降低的時(shí)間基本相同。
【文檔編號(hào)】G05F1/56GK103631304SQ201310683051
【公開日】2014年3月12日 申請(qǐng)日期:2013年12月12日 優(yōu)先權(quán)日:2013年12月12日
【發(fā)明者】陸虹, 王佳寧, 孫軼君, 景欣 申請(qǐng)人:中國電子科技集團(tuán)公司第四十七研究所