改良型數(shù)?；旌闲酒闹谱鞣椒?br>
【專利摘要】本發(fā)明公開一種改良型數(shù)?；旌闲酒?，其電源電路的基準源包括電源切換模塊、帶隙基準源及低壓差線性穩(wěn)壓源，電源切換模塊一輸入端接入外部電源，輸出端接帶隙基準源輸入端，帶隙基準源輸出端接低壓差線性穩(wěn)壓源輸入端，低壓差線性穩(wěn)壓源輸出端反饋接入電源切換模塊另一輸入端；該帶隙基準源具有帶隙基準源單元、帶隙基準源的啟動單元和帶隙基準源的放大單元，帶隙基準源的啟動單元可以使帶隙基準源單元自啟動，帶隙基準源的放大單元可使帶隙基準源單元的兩個輸入節(jié)點電平保持相等。本發(fā)明可在降低電源線及地線干擾、實現(xiàn)高電源電壓抑制比、提高工作穩(wěn)定性或優(yōu)化負載調(diào)整率中的某一個方面改善性能。
【專利說明】改良型數(shù)?；旌闲酒?br>
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路設計技術(shù)，尤其涉及數(shù)?；旌想娐?芯片)及其附屬電路。
【背景技術(shù)】
[0002]目前，數(shù)?；旌想娐返玫皆絹碓綇V泛的應用。由于同時存在數(shù)字電路和模擬電路，設計時必須考慮多方面的因素，茲舉例如下:
[0003]其一是接地要合理。在數(shù)?；旌想娐分校瑪?shù)字信號是模擬信號的一種噪聲源，它會給整個電路帶來地彈噪聲和電源擾動。這些噪聲和干擾耦合到模擬電路中，會影響模擬電路的工作性能。由于干擾源大部分通過地線和電源線產(chǎn)生，并且地線引起的噪聲干擾最大，所以在數(shù)模混合電路布局中，對地線和電源線的設計非常重要。但傳統(tǒng)的數(shù)?；旌想娐吩O計中，功能模塊之間物理隔離不夠，模擬地和數(shù)字地未能有效地分離，其電源設計沒有充分考慮到模擬電路和數(shù)字電路的特點，由此造成地線和電源線上產(chǎn)生干擾源，直接影響模擬電路的工作性能。
[0004]其二是基準源要有較好的精確度與穩(wěn)定性?；鶞试磁c廣泛應用于各種模擬集成電路、數(shù)?；旌闲盘柤呻娐泛拖到y(tǒng)集成芯片中，其精度和穩(wěn)定性直接決定整個系統(tǒng)的精度。在模/數(shù)轉(zhuǎn)換器(ADC)、數(shù)/模轉(zhuǎn)換器(DAC)、動態(tài)存儲器(DRAM)等集成電路設計中，低溫度系數(shù)、高電源抑制比(PSRR)的基準源設計十分關(guān)鍵。帶隙基準源就是一種較為穩(wěn)定的基準源，它將負溫度系數(shù)的電壓與正溫度系數(shù)的電壓加權(quán)相加，由此抵消溫度對輸出電壓的影響。傳統(tǒng)的帶隙基準源需要采用運算放大器形成的反饋環(huán)路實現(xiàn)電壓基準源的穩(wěn)定輸出，由于運算放大器自身帶寬、增益的限制，使得電源電壓的波動在一定帶寬范圍內(nèi)(尤其時中頻段)無法得到很好的抑制，由此影響基準電壓源的輸出信號質(zhì)量。此外，傳統(tǒng)的帶隙基準電路中，輸出電壓VBE約為1.25V，這就限制了電源電壓在IV以下的應用。隨后改進的增強型帶隙基準源電路結(jié)構(gòu)，采用前置電壓源單獨給帶隙基準源供電，使得電源電壓抑制比得到一定的提高，但是改進之后的電路結(jié)構(gòu)，增加了靜態(tài)功耗與芯片面積。
[0005]此外，現(xiàn)有數(shù)?；旌想娐愤€存在其它方面的不足，其有待于優(yōu)化設計以改善性能。有鑒于此，有必要設計一種新的數(shù)?；旌想娐?芯片)及其附屬電路。
【發(fā)明內(nèi)容】
[0006]針對現(xiàn)有技術(shù)存在的缺陷，本發(fā)明的目的在于提供數(shù)?；旌想娐?芯片)及其附屬電路，以便至少能在降低電源線及地線干擾、實現(xiàn)高電源電壓抑制比、提高工作穩(wěn)定性或優(yōu)化負載調(diào)整率中的某一個方面改善性能。
[0007]為解決以上技術(shù)問題，本發(fā)明提供一種改良型數(shù)?；旌闲酒?，包括集成在一起的電源電路部分、模擬電路部分和數(shù)字電路部分；該數(shù)字電路和該模擬電路物理隔離，且該模擬電路地和該數(shù)字電路地分割在不同區(qū)域的地層，其特征在于，該電源電路包括基準源，該基準源包括電源切換模塊、帶隙基準源及低壓差線性穩(wěn)壓源，電源切換模塊一輸入端接入外部電源，輸出端接帶隙基準源輸入端，帶隙基準源輸出端接低壓差線性穩(wěn)壓源輸入端，低壓差線性穩(wěn)壓源輸出端反饋接入電源切換模塊另一輸入端；帶隙基準源和低壓差線性穩(wěn)壓源可分別向電源切換模塊提供使能信號，用以電源切換模塊在邏輯判斷后切換供電模式，給帶隙基準源提供外部電源電壓或低壓差線性穩(wěn)壓源電壓；該帶隙基準源具有帶隙基準源單元、帶隙基準源的啟動單元和帶隙基準源的放大單元，帶隙基準源的啟動單元可以使帶隙基準源單元的自啟動，帶隙基準源的放大單元可使帶隙基準源單元的兩個輸入節(jié)點電平保持相等。
[0008]與現(xiàn)有技術(shù)相比，本發(fā)明可以至少可以取得以下某一個方面的優(yōu)點:
[0009]1、合理布局模擬電路、數(shù)字電路及電源電路區(qū)域，各區(qū)域之間接地線分開，降低地線和電源線干擾，較大改善電路板的電路特性；
[0010]2、通過較為簡單的電源模式切換電路，可實現(xiàn)高電源電壓抑制比帶隙基準的設計，由此滿足低功耗、高電源電壓抑制比的設計需求；
[0011]3、在帶隙基準源基礎上增加自啟動電路單元及放大電路單元，使帶隙基準源可以自動進入正常工作狀態(tài)并增加其穩(wěn)定性；
[0012]4、針對低壓差線性穩(wěn)壓器結(jié)構(gòu)增加帶寬的電路單元，優(yōu)化了負載調(diào)整率，可滿足較大負載電容下輸出電壓穩(wěn)定的要求。
【專利附圖】
【附圖說明】
[0013]通過閱讀下文優(yōu)選實施方式的詳細描述，各種其他的優(yōu)點和益處對于本領(lǐng)域普通技術(shù)人員將變得清楚明了。附圖僅用于示出優(yōu)選實施方式的目的，而并不認為是對本發(fā)明的限制。而且在整個附圖中，用相同的參考符號來表示相同的部件。在附圖中:
[0014]圖1是本使發(fā)明實施例模數(shù)混合電路的組成框圖；
[0015]圖2是圖1中模擬電路和數(shù)字電路的接地原理圖；
[0016]圖3是圖1中電源電路中的基準源的電路框圖；
[0017]圖4是圖3中電源切換模塊的一種電路結(jié)構(gòu)；
[0018]圖5是圖3中帶隙基準源的一種電路結(jié)構(gòu)；
[0019]圖6是圖3中帶隙基準源的另一種電路結(jié)構(gòu)；
[0020]圖7是圖3中低壓差線性穩(wěn)壓源的一種電路結(jié)構(gòu)；
[0021]圖8是圖3中低壓差線性穩(wěn)壓源的另一種電路結(jié)構(gòu)。
【具體實施方式】
[0022]在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施例的限制。
[0023]參見圖1，為本發(fā)明實施例數(shù)?；旌想娐返慕M成框圖。該實施例展示了一種比較合理的數(shù)模混合電路的布局。該數(shù)?；旌想娐钒娫措娐?包括基準源)、數(shù)字電路(如線性數(shù)字電源電路、時鐘電路、DSP器件、CPLD器件和FPGA器件)及模擬電路(如數(shù)模轉(zhuǎn)換器、模數(shù)轉(zhuǎn)換器)等部分，所有這些電路模塊都集成在PCB (印刷電路板)上。該PCB上有三個分割層，其中包括獨立的GND/P0WER層:電源電路、數(shù)字電路部分及模擬電路部分物理分割在不同的獨立區(qū)域:三個部分的地線和電源線在靠近電源的地方極為緊密地連接，其中的高頻傳導噪聲被連接的電感消除；數(shù)字電路和模擬電路的中低頻部分相靠近，數(shù)字電路和模擬電路的高頻部分盡可能遠的分離，而高頻部分的信號線盡可能地靠近連接器001，這樣可以提高整個電路的性能。
[0024]參見圖2，它是圖1中模擬電路和數(shù)字電路的接地原理圖。上述模數(shù)混合電路中，數(shù)字電路、模擬電路物理隔離，且模擬電路地和數(shù)字電路地分割在不同區(qū)域的地層。具體是將模擬電路地(層)與數(shù)字電路地(層)之間用溝壕002分開，然后用連接線003將模擬電路地與數(shù)字電路地橋接，通過這種方式分開模擬電路和數(shù)字電路的地，可以有效地抑制噪聲。在本實施例盡量減少模擬電路走線長度，數(shù)字電路的走線沿著模擬電路走線，且不與模擬電路的電源和地交錯。
[0025]參見圖3，表示本發(fā)明模數(shù)混合電路中電源電路的基準源的整體結(jié)構(gòu)。該帶隙基準源應用于圖1所述的數(shù)模混合電路(也可用于模擬集成電路或系統(tǒng)集成芯片)，其主要包括三個主要單元，即電源切換模塊(Power Supply) 100、帶隙基準源(Bandgap) 200、低壓差線性穩(wěn)壓源(LD0&C0MP)300，連接方式是:電源切換模塊100的一輸入端接入外部電源，其輸出端接帶隙基準源200輸入端，帶隙基準源200輸出端接低壓差線性穩(wěn)壓源300輸入端，低壓差線性穩(wěn)壓源300輸出端反饋接入電源切換模塊100的另一輸入端，且?guī)痘鶞试?00和低壓差線性穩(wěn)壓源300分別向電源切換模塊100提供使能信號。以下對三個單元的主要功能分別進行描述。
[0026]如圖3所示，電源切換模塊100經(jīng)過數(shù)字邏輯信號的判斷，自動切換供電模式給帶隙基準源電路200，實現(xiàn)前置電壓源的功能；帶隙基準源電路200穩(wěn)定輸出低溫漂系數(shù)的基準電壓Switch Output給低壓差線性穩(wěn)壓源300，為芯片內(nèi)部提供一個穩(wěn)定的電壓源，并輸出使能信號Bandgap_0K ;低壓差線性穩(wěn)壓源300給電源切換模塊100提供穩(wěn)定的電源電壓Vout,并輸出使能信號LD0_0K，實現(xiàn)外部電源電壓VDD與低壓差線性穩(wěn)壓源300輸出電壓的切換。
[0027]如圖3所示，本發(fā)明中電源切換模塊100主要實現(xiàn)外部電源電壓與低壓差線性穩(wěn)壓源300輸出電壓之間的切換:當外部電源上電后，帶隙基準源200與低壓差線性穩(wěn)壓源300正常工作以后，分別輸出使能信號，之后經(jīng)過電源切換模塊100數(shù)字邏輯電路的控制，電源切換模塊100將外部電源電壓切換到低壓差線性穩(wěn)壓源輸出電壓給帶隙基準源。相比之下，內(nèi)部低壓差線性穩(wěn)壓源基準電壓的波動比外部電源電壓要小很多，由此間接地提高了帶隙基準源200的電源電壓抑制比。
[0028]本發(fā)明中的電源切換模塊100、帶隙基準源200、低壓差線性穩(wěn)壓源300均可采用多種電路形式，以下分別進行說明。
[0029]1、電源切換模塊
[0030]參見圖4，表示本發(fā)明基準源中電源切換模塊100—較優(yōu)實施例的電路結(jié)構(gòu)。該電源切換模塊100的電路包括電流源IB、增強型MOS管M1-M17、電阻R1、電容Cl、二極管Dl等元件，由此分別構(gòu)成帶隙基準源輸出使能信號輸入級電路、邏輯判斷級電路、開關(guān)級電路及保護級電路，以下進一步進行描述。
[0031]帶隙基準源輸出使能信號輸入級電路，由電流源IB、增強型MOS管M1、M2、M3，電阻R1、電容Cl構(gòu)成，其中:電流源IB與增強型MOS管Ml構(gòu)成帶隙基準源輸出使能信號判斷電路；M2與M3構(gòu)成反相電路，以便將帶隙基準源輸出使能信號反相；電阻Rl與電容Cl構(gòu)成延時電路，以便將反相后的帶隙基準源輸出使能信號延時預設時間后輸入到后續(xù)的邏輯判斷級電路。
[0032]邏輯判斷級電路，分別接入帶隙基準源輸出使能信號Bandgap_0K和低壓差線性穩(wěn)壓源輸出使能信號LD0_0K，其輸出電源轉(zhuǎn)換開關(guān)信號，以便后續(xù)開關(guān)級電路選擇性地接入外部電源或帶隙基準源，其中:M4-M7組成與非門，其對帶隙基準源使能信號與線性穩(wěn)壓源輸出使能信號做出邏輯判斷，輸出電源轉(zhuǎn)換開關(guān)信號；M8、M9構(gòu)成反相器，對電源轉(zhuǎn)換開關(guān)信號反相，之后輸出至開關(guān)級電路。
[0033]開關(guān)級電路，由開關(guān)管Mil、M12、M13、M14、M15、M16構(gòu)成，根據(jù)邏輯判斷級電路輸出的電源轉(zhuǎn)換開關(guān)信號，各Ml?M17相應導通或截止，以便選擇性地接入外部電源或低壓差線性穩(wěn)壓源電壓。
[0034]保護級電路，特別地設置有三鉗位電路，其中:M10、M17為增強型PMOS管，實現(xiàn)鉗位保護；D1為保護二極管，也起鉗位作用。
[0035]如圖4所示，該電源切換模塊100的工作過程是:電流源IB與增強型MOS管Ml、構(gòu)成帶隙基準源輸出使能信號判斷電路，其中Ml滿足下拉功能；M2與M3將帶隙基準源輸出使能信號反相以后經(jīng)過電阻Rl與Cl組成的延時單元，最終輸出到與非門的輸入端；M4-M7組成與非門，其對帶隙基準源使能信號與線性穩(wěn)壓源輸出使能信號做出邏輯判斷；使能信號最終經(jīng)過由M8、M9構(gòu)成的反相器，分別為開關(guān)管M11、M12、M13、M14、M15、M16提供開關(guān)信號，由此實現(xiàn)電源的切換。
[0036]需說明的是，上述實施例中的各級電路結(jié)構(gòu)均可采用其它電路形式實現(xiàn)。例如，圖4中數(shù)字邏輯電路部分采用與非門，之后經(jīng)反相器輸出到開關(guān)電路，顯然也可采用其它邏輯電路結(jié)構(gòu)，例如直接以與門代替，不再贅述。
[0037]如圖4所示，該電源切換模塊100的主要邏輯為:
[0038](I)帶隙基準源使能信號Bandgap_0K = “0”，低壓差線性穩(wěn)壓源輸出使能信號LD0_0K = “O” 時，
[0039]Vout = VIN-VDS_15-VDS_17
[0040](2)帶隙基準源使能信Bandgap_0K = “ 1”，低壓差線性穩(wěn)壓源輸出使能信號LD0_OK = “I” 時，
[0041]Vout = VBIAS-VDS_12
[0042]本實施例通過供電開關(guān)的作用，基準電壓的電源電壓抑制比得到很大改善，在低頻10Hz下，能夠達到106dB ;在中頻10KHz下，能夠達到55dB。
[0043]2、帶隙基準源
[0044]帶隙基準源為得到與溫度無關(guān)的電壓源，其基本思路是將具有負溫度系數(shù)的雙極三級管的基極-發(fā)射極電壓VBE與具有正溫度系數(shù)的雙極三級管VBE的差值Λ VBE以不同權(quán)重相加，使Λ VBE的溫度系數(shù)剛好抵消VBE的溫度系數(shù)，得到一個與溫度無關(guān)的基準電壓。
[0045]參見圖5，為本發(fā)明實施例中帶隙基準源的一種電路結(jié)構(gòu)。該帶隙基準源中，Vref為輸出的基準電壓，VBE為圖5中三級管Ql的基極-發(fā)射極電壓；R2、R3、R4在電路中的位置如圖5所示。具體電路結(jié)構(gòu)為:包括晶體管M18、晶體管M19、三極管Q1、三級管Q2、放大器IC及電阻R2、電阻R3、電阻R4，晶體管M18的源極與晶體管M19的源極共同接至電源，晶體管M18的柵極與晶體管M19的柵極共同接放大器IC的輸出端，晶體管M18的漏極通過電阻R2接放大器IC的一輸入端，晶體管M19的漏極通過電阻R3接放大器IC另一輸入端，該電阻R2接至三級管Ql的集電極，該三級管Ql的集電極與該三級管Ql的基極連接，該三級管Ql的發(fā)射極接地；該電阻R3通過電阻R4接至三級管Q2的集電極，該三級管Q2的集電極與該三級管Q2的基極連接，該三級管Q2的發(fā)射極接地。
[0046]圖5中電路工作原理為:運算放大器1C、PMOS管M18和M19構(gòu)成一個負反饋，使得運放正負輸入端電壓相等。發(fā)射極面積之比為η的兩個三極管Q1、Q2的VBE差值Λ VBE加在電阻R2上。運放的輸入電流為零，所以電阻R2、R3上的電壓也和絕對溫度成正比，可以用來補償三級管Ql管子VBE中隨絕對溫度線性減小的部分。因此，合理選擇R3、R4及η的值，可以得到與溫度無關(guān)的輸入電壓
【權(quán)利要求】
1.一種改良型數(shù)?；旌闲酒?，包括集成在一起的電源電路部分、模擬電路部分和數(shù)字電路部分；該數(shù)字電路和該模擬電路物理隔離，且該模擬電路地和該數(shù)字電路地分割在不同區(qū)域的地層，其特征在于，該電源電路包括基準源，該基準源包括電源切換模塊、帶隙基準源及低壓差線性穩(wěn)壓源，電源切換模塊一輸入端接入外部電源，輸出端接帶隙基準源輸入端，帶隙基準源輸出端接低壓差線性穩(wěn)壓源輸入端，低壓差線性穩(wěn)壓源輸出端反饋接入電源切換模塊另一輸入端；帶隙基準源和低壓差線性穩(wěn)壓源可分別向電源切換模塊提供使能信號，用以電源切換模塊在邏輯判斷后切換供電模式，給帶隙基準源提供外部電源電壓或低壓差線性穩(wěn)壓源電壓；該帶隙基準源具有帶隙基準源單元、帶隙基準源的啟動單元和帶隙基準源的放大單元，帶隙基準源的啟動單元可以使帶隙基準源單元的自啟動，帶隙基準源的放大單元可使帶隙基準源單元的兩個輸入節(jié)點電平保持相等。
2.如權(quán)利要求1所述的改良型數(shù)模混合芯片，其特征在于，電源切換模塊包括邏輯判斷級電路和開關(guān)級電路；邏輯判斷級電路分別接入帶隙基準源輸出使能信號和低壓差線性穩(wěn)壓源輸出使能信號，根據(jù)相應邏輯輸出電源轉(zhuǎn)換開關(guān)信號；開關(guān)級電路根據(jù)電源轉(zhuǎn)換開關(guān)信號相應導通或截止，用以選擇性地接入外部電源或低壓差線性穩(wěn)壓源。
3.如權(quán)利要求2所述的改良型數(shù)模混合芯片，其特征在于，邏輯判斷級電路包括與非門及輸出反相器，其中:與非門對帶隙基準源輸出使能信號與低壓差線性穩(wěn)壓源輸出使能信號做出邏輯判斷，輸出電源轉(zhuǎn)換開關(guān)信號；輸出反相器對電源轉(zhuǎn)換開關(guān)信號反相后輸出至開關(guān)級電路。
4.如權(quán)利要求1所述的改良型數(shù)?；旌闲酒涮卣髟谟?，帶隙基準源的啟動單元包括由PMOS管MSA、PMOS管MSB、PMOS管MSC構(gòu)成的開啟電路；PM0S管MSA的源極接電源，PMOS管MSA的漏極接NMOS管MSC的漏極和NMOS管MSB的柵極，MOS管MSA的柵極、NMOS管MSC的源極和NMOS管MSB的源極接地，NMOS管MSB的漏極、NMOS管MSC的柵極分別接至帶隙基準源的放大單元 。
5.如權(quán)利要求4所述的改良型數(shù)模混合芯片，其特征在于，所述帶隙基準源的啟動單元設置有反相電路，NMOS管MSB的漏極、NMOS管MSC的柵極通過該反相電路接至該帶隙基準源的放大單元。
6.如權(quán)利要求1所述的改良型數(shù)模混合芯片，其特征在于，帶隙基準源的放大單元包括 PMOS 管 MAUPM0S 管 MA2、PM0S 管 MA5、PM0S 管 MA7 和 NMOS 管 MA3、NM0S 管 MA4、NM0S 管MA6 ；PM0S管MAl的柵極和PMOS管MA2的柵極分別接帶隙基準源模塊的對應輸入端，PMOS管MAl的源極和PMOS管MA2的源極共同接PMOS管MA5的漏極，PMOS管MA5的源極接電源，PMOS管MA5的柵極接至帶隙基準源的自啟動模塊，PMOS管MAl的漏極與NMOS管MA3的漏極、NMOS管MA3的柵極和NMOS管MA4的柵極連接，NMOS管MA3的源極和NMOS管MA4的源極接地，構(gòu)成第一級放大電路；NM0S管MA6的柵極接NMOS管MA4的漏極，NMOS管MA6的柵極與MOS管MA6的漏極之間接電容Ce，PMOS管MA7的漏極連接NMOS管MA6的漏極，PMOS管MA7源極接電源，PMOS管MA7的柵極接PMOS管MA5的襯底，構(gòu)成第二級放大電路。
7.如權(quán)利要求1所述的改良型數(shù)?；旌闲酒涮卣髟谟?，設置帶隙基準源的放大單元的偏置電路，該偏置電路的偏置電壓受帶隙基準源的啟動單元的輸出電壓控制。
8.如權(quán)利要求1所述的改良型數(shù)模混合芯片，其特征在于，低壓差線性穩(wěn)壓源包括誤差放大電路、功率級輸出電路及拓增帶寬電路，功率級輸出電路的輸出端負反饋接至誤差放大電路的正相輸入端，誤差放大電路的負相輸入端接入基準電壓；拓增帶寬電路的輸出端連接功率級輸出電路的輸入端，用以作為第二級非反相放大器而增加整個負反饋環(huán)路的帶寬。
9.如權(quán)利要求8所述的改良型數(shù)?；旌闲酒涮卣髟谟?，拓增帶寬電路包括恒流源IB_1、恒流源18_2、1?5管1127、1?)5管128及電阻1?11，其中:恒流源IB_1的一端接外部電源正端，另一端接MOS管M28的漏極，且MOS管M28的漏極與MOS管M27的柵極連接；恒流源IB_2的一端接地，另一端接MOS管M27的漏極，且MOS管M27的漏極與功率級輸出電路的輸入端連接；M0S管M27的柵極通過電阻Rll與MOS管M27的漏極連接，MOS管M27的源極接電源正端；M0S管M28的柵極連接誤差放大電路的輸出端，MOS管M28的源極接地。
10.如權(quán)利要求8所述的改良型數(shù)?；旌闲酒涮卣髟谟?，功率級輸出電路包括P型功率MOS管MP、分壓網(wǎng)絡及外部補償用的電容Cout，其中:P型功率MOS管MP的柵極接拓增帶寬電路的輸出端，源極接外部電源正端，漏極接至穩(wěn)壓輸出端并通過分壓網(wǎng)絡接地；電容Cout接于P型 功率MOS管MP的漏極和地之間，用以對輸出電壓穩(wěn)壓濾波。
【文檔編號】G05F1/56GK104076858SQ201410344151
【公開日】2014年10月1日 申請日期:2014年7月18日 優(yōu)先權(quán)日:2014年7月18日
【發(fā)明者】周磊 申請人:周國文