具有改進結(jié)構(gòu)的數(shù)據(jù)處理裝置制造方法
【專利摘要】本實用新型涉及數(shù)據(jù)處理【技術(shù)領(lǐng)域】，旨在提供一種具有改進結(jié)構(gòu)的數(shù)據(jù)處理裝置，包括兩個數(shù)據(jù)處理器、芯片、存儲器、通訊模塊、兩個模數(shù)轉(zhuǎn)換單元和兩個傳感器；所述兩個傳感器的輸入端分別與各自對應(yīng)的模數(shù)轉(zhuǎn)換單元輸入端相連接，兩個模數(shù)轉(zhuǎn)換單元的輸出端分別與對應(yīng)的數(shù)據(jù)處理單元輸入端相連接，兩個數(shù)據(jù)處理單元的輸出端與存儲器輸入端相連接；所述數(shù)據(jù)處理單元、存儲器、通訊模塊分別與芯片雙向連接；所述通訊模塊上還設(shè)有網(wǎng)卡接口，通過該網(wǎng)卡接口接入以太網(wǎng)。本實用新型中采用了基于FPGA的處理器，F(xiàn)PGA具有多個高速數(shù)據(jù)通道和快速處理能力，同時設(shè)計結(jié)構(gòu)簡單，易于操作控制，能夠很好應(yīng)用于醫(yī)療設(shè)備的生產(chǎn)過程中數(shù)據(jù)監(jiān)測與分析。
【專利說明】具有改進結(jié)構(gòu)的數(shù)據(jù)處理裝置
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種數(shù)據(jù)處理【技術(shù)領(lǐng)域】，具體涉及具有改進結(jié)構(gòu)的數(shù)據(jù)處理裝置。
【背景技術(shù)】
[0002]近年來，隨著醫(yī)藥科技行業(yè)的快速發(fā)展以及醫(yī)療生產(chǎn)設(shè)備日趨復(fù)雜、性能的要求不斷提高，要求其運行可靠性更高，安全性更高、實時性更高。這就要求我們對醫(yī)療生產(chǎn)設(shè)備運行過程中的狀態(tài)及故障數(shù)據(jù)進行記錄和分析，在設(shè)備發(fā)生故障時可以及時發(fā)現(xiàn)并確定故障部位，記錄故障過程，并進行故障處理。
[0003]由于傳統(tǒng)設(shè)備生產(chǎn)過程中基本沒有數(shù)據(jù)記錄分析儀，對于數(shù)據(jù)的檢測及記錄只有在設(shè)備下生產(chǎn)線后才能進行數(shù)據(jù)的分析，因此并不能實時的對相應(yīng)的故障做出判斷和處理，影響了醫(yī)療設(shè)備的整個生產(chǎn)線質(zhì)量和效率。
實用新型內(nèi)容
[0004]本實用新型要解決的技術(shù)問題是，克服現(xiàn)有技術(shù)中的不足，提供一種具有改進結(jié)構(gòu)的數(shù)據(jù)處理裝置。
[0005]為解決技術(shù)問題，本實用新型的解決方案是:
[0006]提供一種具有改進結(jié)構(gòu)的數(shù)據(jù)處理裝置，包括兩個數(shù)據(jù)處理器、芯片、存儲器、通訊模塊、兩個模數(shù)轉(zhuǎn)換單元和兩個傳感器；所述兩個傳感器的輸入端分別與各自對應(yīng)的模數(shù)轉(zhuǎn)換單元輸入端相連接，兩個模數(shù)轉(zhuǎn)換單元的輸出端分別與對應(yīng)的數(shù)據(jù)處理單元輸入端相連接，兩個數(shù)據(jù)處理單元的輸出端與存儲器輸入端相連接；所述數(shù)據(jù)處理單元、存儲器、通訊模塊分別與芯片雙向連接；其中傳感器為圖像傳感器、聲音傳感器、溫度傳感器或者壓力傳感器；所述通訊模塊上還設(shè)有網(wǎng)卡接口，通過該網(wǎng)卡接口接入以太網(wǎng)。
[0007]作為一種改進，所述模數(shù)轉(zhuǎn)換單元為積分型A/D轉(zhuǎn)換器或者逐次比較型A/D轉(zhuǎn)換器。
[0008]作為一種改進，所述兩個數(shù)據(jù)處理單元均采用的是基于FPGA的數(shù)據(jù)處理器。
[0009]與現(xiàn)有技術(shù)相比，本實用新型的有益效果是:
[0010]本實用新型的數(shù)據(jù)處理單元采用的基于FPGA (現(xiàn)場可編程門陣列)的數(shù)據(jù)處理器，F(xiàn)PGA具有多個高速數(shù)據(jù)通道和快速處理能力，數(shù)據(jù)處理器采用新型ARM四核處理器，使得本裝置的數(shù)據(jù)處理能力大大增強；同時本裝置設(shè)計結(jié)構(gòu)簡單，易于操作控制，能夠很好應(yīng)用于醫(yī)療設(shè)備的生產(chǎn)過程中數(shù)據(jù)監(jiān)測與分析。
【專利附圖】

【附圖說明】
[0011]圖1為本實用新型具有改進結(jié)構(gòu)的數(shù)據(jù)處理裝置的結(jié)構(gòu)框圖。
【具體實施方式】[0012]以下的實施例可以使本專業(yè)【技術(shù)領(lǐng)域】的技術(shù)人員更全面的了解本實用新型，但不以任何方式限制本實用新型。
[0013]如圖1所示，本實用新型是一種具有改進結(jié)構(gòu)的數(shù)據(jù)處理裝置，包括兩個數(shù)據(jù)處理器、芯片、存儲器、通訊模塊、兩個模數(shù)轉(zhuǎn)換單元和兩個傳感器；所述兩個傳感器的輸入端分別與各自對應(yīng)的模數(shù)轉(zhuǎn)換單元輸入端相連接，兩個模數(shù)轉(zhuǎn)換單元的輸出端分別與對應(yīng)的數(shù)據(jù)處理單元輸入端相連接，兩個數(shù)據(jù)處理單元的輸出端與存儲器輸入端相連接；所述數(shù)據(jù)處理單元、存儲器、通訊模塊分別與芯片雙向連接。
[0014]所述傳感器為圖像傳感器、聲音傳感器、溫度傳感器或者壓力傳感器。
[0015]所述通訊模塊上還設(shè)有網(wǎng)卡接口，通過該網(wǎng)卡接口接入以太網(wǎng)；所述模數(shù)轉(zhuǎn)換單元為積分型A/D轉(zhuǎn)換器或者逐次比較型A/D轉(zhuǎn)換器；所述兩個數(shù)據(jù)處理單元均采用的是基于FPGA的數(shù)據(jù)處理器。
[0016]數(shù)據(jù)處理器是采用型號為ARM系列的Cortex A9芯片處理器，該芯片包括了四核心的應(yīng)用處理器，每個核心的速度可以達到1.2GHz，適用于高速低時延的處理；數(shù)據(jù)采集器是采用FPGA處理器，具有多個高速數(shù)據(jù)通道和快速處理能力。
[0017]因此，本實用新型的實際范圍不僅包括所公開的實施例，還包括在權(quán)利要求書之下實施或者執(zhí)行本實用新型的所有等效方案。
【權(quán)利要求】
1.一種具有改進結(jié)構(gòu)的數(shù)據(jù)處理裝置，包括兩個數(shù)據(jù)處理器、芯片、存儲器，其特征在于，還包括通訊模塊、兩個模數(shù)轉(zhuǎn)換單元和兩個傳感器；所述兩個傳感器的輸入端分別與各自對應(yīng)的模數(shù)轉(zhuǎn)換單元輸入端相連接，兩個模數(shù)轉(zhuǎn)換單元的輸出端分別與對應(yīng)的數(shù)據(jù)處理單元輸入端相連接，兩個數(shù)據(jù)處理單元的輸出端與存儲器輸入端相連接；所述數(shù)據(jù)處理單元、存儲器、通訊模塊分別與芯片雙向連接；其中傳感器為圖像傳感器、聲音傳感器、溫度傳感器或者壓力傳感器；所述通訊模塊上還設(shè)有網(wǎng)卡接口，通過該網(wǎng)卡接口接入以太網(wǎng)。
2.根據(jù)權(quán)利要求1中所述的數(shù)據(jù)處理裝置，其特征在于，所述模數(shù)轉(zhuǎn)換單元為積分型A/D轉(zhuǎn)換器或者逐次比較型A/D轉(zhuǎn)換器。
3.根據(jù)權(quán)利要求1中所述的數(shù)據(jù)處理裝置，其特征在于，所述兩個數(shù)據(jù)處理單元均采用的是基于現(xiàn)場可編程門陣列的數(shù)據(jù)處理器。
【文檔編號】G05B19/042GK203825406SQ201420081968
【公開日】2014年9月10日 申請日期:2014年2月25日 優(yōu)先權(quán)日:2014年2月25日
【發(fā)明者】葉小平 申請人:杭州泰格醫(yī)藥科技股份有限公司