本發(fā)明涉及電氣技術(shù)應(yīng)用領(lǐng)域，具體而言，涉及一種電壓輸出的調(diào)節(jié)電路和方法。

背景技術(shù)：
隨著數(shù)字接口技術(shù)的廣泛運(yùn)用,很多產(chǎn)品采用數(shù)字接口來(lái)調(diào)整系統(tǒng)輸出數(shù)值。如何設(shè)計(jì)兼容模擬和數(shù)字調(diào)節(jié)兩種調(diào)壓方案，成為了如今亟待解決的問(wèn)題。圖1是現(xiàn)有技術(shù)中通信總線芯片架構(gòu)的結(jié)構(gòu)示意圖，如圖1所示，在黑色粗線區(qū)域內(nèi)是傳統(tǒng)的有I2C通訊總線芯片架構(gòu)，客戶通過(guò)SDA/SCL兩條總線Bus調(diào)節(jié)x+1比特位的CODE[x:0]數(shù)值。此CODE值輸入主體模塊Mainblock，根據(jù)不同的CODE[x:0]，用戶可以得到輸出電壓VOUT不同的輸出數(shù)值。由上可知，此方案只能在I2C通訊方式下完成對(duì)輸出數(shù)值的調(diào)節(jié)，I2C通訊方式需要客戶尋找芯片的slave地址，并且需要在相應(yīng)寄存器寫(xiě)入data數(shù)據(jù)，這需要占用I2C的通訊接口，但該過(guò)程過(guò)于繁瑣，無(wú)法滿足數(shù)據(jù)處理的高效要求。針對(duì)上述由于現(xiàn)有技術(shù)中僅能通過(guò)在通訊方式下完成對(duì)輸出數(shù)值的調(diào)節(jié)，導(dǎo)致與現(xiàn)有電阻分壓比電路結(jié)構(gòu)無(wú)法兼容的問(wèn)題，目前尚未提出有效的解決方案。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明實(shí)施例提供了一種電壓輸出的調(diào)節(jié)電路和方法，以至少解決由于現(xiàn)有技術(shù)中僅能通過(guò)在通訊方式下完成對(duì)輸出數(shù)值的調(diào)節(jié)，導(dǎo)致的輸出電壓調(diào)節(jié)電路接口不兼容的技術(shù)問(wèn)題。根據(jù)本發(fā)明實(shí)施例的一個(gè)方面，提供了一種電壓輸出的調(diào)節(jié)電路，包括：第一電阻串、第二電阻串、比較器、邏輯控制器和主體模塊，其中，比較器，分別與第一電阻串和第二電阻串電連接，用于比較第一電阻串的第一電阻電壓是否大于第二電阻串的第二電阻電壓；邏輯控制器，分別與第一電阻串和比較器電連接，用于控制比較器遍歷比較第一電阻串和第二電阻串之間的電壓值大小；主體模塊，與邏輯控制器電連接，用于存儲(chǔ)當(dāng)?shù)谝浑娮桦妷捍笥诘诙娮桦妷簳r(shí)，對(duì)應(yīng)的碼值，并記錄碼值對(duì)應(yīng)的輸出電壓。根據(jù)本發(fā)明實(shí)施例的另一方面，還提供了一種電壓輸出的調(diào)節(jié)方法，包括：比較器接收第一電阻串輸出的第一電阻電壓和第二電阻串輸出的第二電阻電壓；比較器判斷第一電阻電壓使得大于第二電阻電壓；在判斷結(jié)果為否的情況下，邏輯控制器調(diào)節(jié)第一電阻串中的電阻個(gè)數(shù)；比較器判斷調(diào)節(jié)后第一電阻串輸出的第三電阻電壓是否大于第二電阻電壓；當(dāng)?shù)谌娮桦妷捍笥诘诙娮桦妷簳r(shí)，邏輯控制器鎖定在第三電阻電壓大于第二電阻電壓時(shí)對(duì)應(yīng)的碼值；主體模塊存儲(chǔ)碼值，并記錄碼值對(duì)應(yīng)的輸出電壓。在本發(fā)明實(shí)施例中，采用數(shù)模轉(zhuǎn)換電路的方式，通過(guò)比較器，分別與第一電阻串和第二電阻串電連接，用于比較第一電阻串的第一電阻電壓是否大于第二電阻串的第二電阻電壓；邏輯控制器，分別與第一電阻串和比較器電連接，用于控制比較器遍歷比較第一電阻串和第二電阻串之間的電壓值大??；主體模塊，與邏輯控制器電連接，用于存儲(chǔ)當(dāng)?shù)谝浑娮桦妷捍笥诘诙娮桦妷簳r(shí)，對(duì)應(yīng)的碼值，并記錄碼值對(duì)應(yīng)的輸出電壓，達(dá)到了調(diào)節(jié)輸出電壓的目的，從而實(shí)現(xiàn)了兼容模擬和數(shù)字調(diào)節(jié)的技術(shù)效果，進(jìn)而解決了由于現(xiàn)有技術(shù)中僅能通過(guò)在通訊方式下完成對(duì)輸出數(shù)值的調(diào)節(jié)，導(dǎo)致與現(xiàn)有電阻分壓比電路結(jié)構(gòu)無(wú)法兼容的技術(shù)問(wèn)題。附圖說(shuō)明此處所說(shuō)明的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，本發(fā)明的示意性實(shí)施例及其說(shuō)明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中：圖1是現(xiàn)有技術(shù)中通信總線芯片架構(gòu)的結(jié)構(gòu)示意圖；圖2是根據(jù)本發(fā)明實(shí)施例的電壓輸出的調(diào)節(jié)電路的結(jié)構(gòu)示意圖；圖3是根據(jù)本發(fā)明實(shí)施例的一種電壓輸出的調(diào)節(jié)電路的結(jié)構(gòu)示意圖；圖4是根據(jù)本發(fā)明實(shí)施例的電壓輸出的調(diào)節(jié)方法的流程示意圖；圖5是關(guān)鍵節(jié)點(diǎn)的波形圖。具體實(shí)施方式為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明方案，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分的實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都應(yīng)當(dāng)屬于本發(fā)明保護(hù)的范圍。需要說(shuō)明的是，本發(fā)明的說(shuō)明書(shū)和權(quán)利要求書(shū)及上述附圖中的術(shù)語(yǔ)“第一”、“第二”等是用于區(qū)別類似的對(duì)象，而不必用于描述特定的順序或先后次序。應(yīng)該理解這樣使用的數(shù)據(jù)在適當(dāng)情況下可以互換，以便這里描述的本發(fā)明的實(shí)施例能夠以除了在這里圖示或描述的那些以外的順序?qū)嵤?。此外，術(shù)語(yǔ)“包括”和“具有”以及他們的任何變形，意圖在于覆蓋不排他的包含，例如，包含了一系列步驟或單元的過(guò)程、方法、系統(tǒng)、產(chǎn)品或設(shè)備不必限于清楚地列出的那些步驟或單元，而是可包括沒(méi)有清楚地列出的或?qū)τ谶@些過(guò)程、方法、產(chǎn)品或設(shè)備固有的其它步驟或單元。實(shí)施例1根據(jù)本發(fā)明實(shí)施例，提供了一種電壓輸出的調(diào)節(jié)電路的實(shí)施例，圖2是根據(jù)本發(fā)明實(shí)施例的電壓輸出的調(diào)節(jié)電路的結(jié)構(gòu)示意圖，如圖2所示，該調(diào)節(jié)電路包括：第一電阻串21、第二電阻串22、比較器23、邏輯控制器24和主體模塊25，其中，比較器23，分別與第一電阻串21和第二電阻串22電連接，用于比較第一電阻串21的第一電阻電壓是否大于第二電阻串22的第二電阻電壓；邏輯控制器24，分別與第一電阻串21和比較器23電連接，用于控制比較器23遍歷比較第一電阻串21和第二電阻串22之間的電壓值大小；主體模塊25，與邏輯控制器24電連接，用于存儲(chǔ)當(dāng)?shù)谝浑娮桦妷捍笥诘诙娮桦妷簳r(shí)，對(duì)應(yīng)的碼值，并記錄碼值對(duì)應(yīng)的輸出電壓。具體的，本申請(qǐng)實(shí)施例提供的電壓輸出的調(diào)節(jié)電路可以適用于集成電路領(lǐng)域，特別涉及兼容現(xiàn)有的一些數(shù)字接口(比如I2C、SPI、One-wire、GPIO)所屬的電路系統(tǒng)，在保留了圖1所示的現(xiàn)有技術(shù)中主體模塊25與通信總線I2C的連接結(jié)構(gòu)外，還提供出由第一電阻串21、第二電阻串22、比較器23和邏輯控制器24組成的電阻檢測(cè)電路(ResistorDetectionCircuit，簡(jiǎn)稱RDC)，當(dāng)上電的時(shí)候，相對(duì)于I2C通訊，RDC電路只需要幾百微秒。在RDC工作的時(shí)候，通過(guò)借用了VOUTPin，當(dāng)寄存器鎖定客戶需求的CODE[x:0]的時(shí)候，RDC_END信號(hào)置高，VOUTPin的使用權(quán)歸還給主體模塊(mainblock)。無(wú)論客戶使用RDC電路還是I2C通訊，在同一時(shí)間段只能選擇其中的一個(gè)，實(shí)現(xiàn)了在同一架構(gòu)下的電路兼容。其中，第一電阻串21和第二電阻串22通過(guò)分別與比較器23連接，輸出第一電阻電壓和第二電阻電壓，比較器23通過(guò)判斷第一電阻電壓是否大于第二電阻電壓，觸發(fā)與比較器23電連接的邏輯控制器24，當(dāng)?shù)谝浑娮桦妷盒∮诘诙娮桦妷簳r(shí)，邏輯控制器24控制比較器23遍歷比較第一電阻串21和第二電阻串22之間的電壓值大小，直至第一電阻電壓大于第二電阻電壓時(shí)，與邏輯控制器24電連接的主體模塊25，存儲(chǔ)第一電阻電壓大于第二電阻電壓對(duì)應(yīng)的碼值，并記錄碼值對(duì)應(yīng)的輸出電壓。本申請(qǐng)實(shí)施例提供的電壓輸出的調(diào)節(jié)電路中，通過(guò)比較器，分別與第一電阻串和第二電阻串電連接，用于比較第一電阻串的第一電阻電壓是否大于第二電阻串的第二電阻電壓；邏輯控制器，分別與第一電阻串和比較器電連接，用于控制比較器遍歷比較第一電阻串和第二電阻串之間的電壓值大??；主體模塊，與邏輯控制器電連接，用于存儲(chǔ)當(dāng)?shù)谝浑娮桦妷捍笥诘诙娮桦妷簳r(shí)，對(duì)應(yīng)的碼值，并記錄碼值對(duì)應(yīng)的輸出電壓，達(dá)到了調(diào)節(jié)輸出電壓的目的，從而實(shí)現(xiàn)了兼容模擬和數(shù)字調(diào)節(jié)的技術(shù)效果，進(jìn)而解決了由于現(xiàn)有技術(shù)中僅能通過(guò)在通訊方式下完成對(duì)輸出數(shù)值的調(diào)節(jié)，導(dǎo)致與現(xiàn)有電阻分壓比電路結(jié)構(gòu)無(wú)法兼容的技術(shù)問(wèn)題。具體的，本申請(qǐng)實(shí)施例提供的電壓輸出的調(diào)節(jié)電路以I2C通訊總線芯片架構(gòu)為例進(jìn)行說(shuō)明，圖3是根據(jù)本發(fā)明實(shí)施例的一種電壓輸出的調(diào)節(jié)電路的結(jié)構(gòu)示意圖，如圖3所示，本申請(qǐng)實(shí)施例提供的電壓輸出的調(diào)節(jié)電路具體如下：可選的，本申請(qǐng)實(shí)施例提供的電壓輸出的調(diào)節(jié)電路包括：穩(wěn)壓器，其中，穩(wěn)壓器，分別與第一電阻串21和第二電阻串22電連接，用于將輸入的電壓由第一輸入電壓轉(zhuǎn)換為第二輸入電壓，其中，第一輸入電壓大于第二輸入電壓。進(jìn)一步地，可選的，穩(wěn)壓器包括：低壓差線性穩(wěn)壓器。具體的，如圖3所示，穩(wěn)壓器可以包括：低壓差線性穩(wěn)壓器(LowDropoutRegulator，簡(jiǎn)稱LDO)，圖3中記作AUX_LDO?？蛇x的，第一電阻串21中的電阻個(gè)數(shù)對(duì)應(yīng)主體模塊25中寄存器的比特?cái)?shù)進(jìn)行配置；其中，第一電阻串21中每個(gè)電阻串聯(lián)，每個(gè)電阻均串聯(lián)一個(gè)開(kāi)關(guān)，每個(gè)電阻對(duì)應(yīng)的開(kāi)關(guān)并聯(lián)接入比較器23。具體的，如圖3所示，第一電阻串21可以為圖3中有R1至RN組成的電阻串，其中，每個(gè)電阻均存在對(duì)應(yīng)的各自電阻電壓，如圖3所示，R1至RN對(duì)應(yīng)的電阻電壓為VR1至VRN，其中N為自然數(shù)，N>＝1，圖3中，每個(gè)電阻均串聯(lián)有一個(gè)開(kāi)關(guān)，即，圖3中的CS1至CS(N)，通過(guò)閉合CS1至CS(N)中的任意一個(gè)開(kāi)關(guān)得到由M個(gè)電阻組成的電阻，M為自然數(shù)，M>＝1，其中輸入比較器23的電壓為由該M個(gè)電阻分壓后的電壓。可選的，第二電阻串22包括：第一電阻和第二電阻，第一電阻與第二電阻串聯(lián)，其中，第一電阻和第二電阻對(duì)第二輸入電壓分壓得到第二電阻電壓。具體的，如圖3所示，第一電阻和第二電阻可以為圖3中的R1和R2，通過(guò)串聯(lián)R1和R2，將由穩(wěn)壓器轉(zhuǎn)換的第二輸入電壓進(jìn)行分壓得到圖3中的VFB，即，本申請(qǐng)實(shí)施例中的第二電阻電壓?？蛇x的，本申請(qǐng)實(shí)施例提供的電壓輸出的調(diào)節(jié)電路包括：通信總線，其中，通信總線，與主體模塊25電連接，用于在接收到切換指令時(shí)，將由第一電阻串21、比較器23和邏輯控制器24組成的第一電路轉(zhuǎn)換為由通信總線和主體模塊25組成的第二電路，依據(jù)第二電路生成對(duì)應(yīng)碼值，并依據(jù)碼值輸出對(duì)應(yīng)的輸出電壓。具體的，如圖3所示，本申請(qǐng)實(shí)施例中的通信總線可以為圖3所示的I2C總線，包含SCL與SDA兩個(gè)信號(hào)。在接收到切換指令時(shí)，圖3中的VOUT的開(kāi)關(guān)切換至主體模塊25處，由主體模塊25和I2C總線組成的I2C電路(即，本申請(qǐng)實(shí)施例中的第二電路)生成對(duì)應(yīng)的碼值，即CODE[X:0],并依據(jù)該CODE[X:0]輸出對(duì)應(yīng)的輸出電壓VOUT。如圖3所示，當(dāng)開(kāi)關(guān)CS1導(dǎo)通閉合的時(shí)候，VR1與VFB進(jìn)行...