本實用新型屬于集成電路技術(shù)領(lǐng)域，具體涉及到一種基于CPLD的IIC電路控制裝置。

背景技術(shù)：

CPLD是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計方法是借助集成開發(fā)軟件平臺，用原理圖、硬件描述語言等方法，生成相應(yīng)的目標文件，通過下載電纜將代碼傳送到目標芯片中，實現(xiàn)設(shè)計的數(shù)字系統(tǒng)。

IIC電路出現(xiàn)的較早，已被人們廣泛使用于測量，控制，數(shù)據(jù)傳輸中。目前，基于IIC電路的外設(shè)較多，然而，將IIC電路的外設(shè)連接到主控設(shè)備時，常常會出現(xiàn)主控設(shè)備的串口通道不足，無法連接到主控設(shè)備的問題。

這些外設(shè)要連接到主控設(shè)備常用的做法是：首先，添加主控器模塊,擴充串口通道；其次，兩個主控器之間通過連接線互連起來。這種做法有一些不足：電路比較復(fù)雜，增加了模塊及連線；成本增加；維護費力費時，電路連線較多，不利于查找問題；系統(tǒng)功耗增加。

技術(shù)實現(xiàn)要素：

本實用新型所要解決的技術(shù)問題在于克服上述通信外設(shè)的不足,提供一種設(shè)計合理、結(jié)構(gòu)簡單、外圍元器件少、成本低、數(shù)據(jù)處理速度快、設(shè)備物聯(lián)能力強、具有高速數(shù)據(jù)傳輸能力的基于CPLD的IIC電路控制裝置。

解決上述技術(shù)問題采用的技術(shù)方案是：具有：對裝置進行控制的CPLD電路；多路IIC通信電路；該電路的輸入端接CPLD電路的輸出端；JTAG電路，該電路與CPLD電路相連接。

本實用新型的多路IIC通信電路包括至少2路IIC通信電路。

本實用新型的多路IIC通信電路包括5路IIC通信電路。

本實用新型的IIC通信電路為：連接器J3的3腳、4腳分別通過電阻R5、電阻R6與集成電路U1的46腳、44腳，連接器J3的1腳接5V電源、2腳接地。

本實用新型的CPLD電路為：集成電路U1的57腳接晶振Y1的4腳，集成電路U1的46腳、44腳、60腳、62腳、69腳、70腳、78腳、79腳、86腳、87腳接多路IIC通信電路，集成電路U1的6腳、75腳、64腳、17腳接連接器J6的4腳～1腳，集成電路U1的93腳和41腳接5V電源，集成電路U1的5腳、20腳、36腳、53腳、68腳、84腳接3V電源，集成電路U1的97腳、76腳、61腳、45腳、28腳、13腳、40腳、88腳接地，晶振Y1的1腳接3V電源、3腳接地；集成電路U1的型號為EPM7128EQC100-2，晶振Y1的型號為JHY50M。

由于本實用新型采用了CPLD電路啟動第一路IIC通信電路從控制邏輯接收JTAG電路傳來的數(shù)據(jù)，CPLD電路接收到數(shù)據(jù)并對數(shù)據(jù)進行譯碼處理，識別出數(shù)據(jù)要發(fā)送的通道，將數(shù)據(jù)發(fā)送到該通道，CPLD電路啟動其余五路IIC通信電路主控制邏輯，輸出數(shù)據(jù)，JTAG電路監(jiān)控CPLD電路工作狀態(tài)；本裝置設(shè)計合理、結(jié)構(gòu)簡單、外圍元器件少、成本低、數(shù)據(jù)處理速度快、設(shè)備物聯(lián)能力強、具有高速數(shù)據(jù)傳輸能力，可推廣應(yīng)用到通信領(lǐng)域。

附圖說明

圖1是本實用新型的電氣原理方框圖。

圖2是本實用新型的電子線路原理圖。

具體實施方式

下面結(jié)合附圖和實施例對本實用新型做進一步詳細說明，但本實用新型不限于這些實施例。

實施例1

在圖1中，本實用新型基于CPLD的IIC電路控制裝置由CPLD電路、多路IIC通信電路、JTAG電路連接構(gòu)成，JTAG電路與CPLD電路相連接，多路IIC通信電路的輸入端接CPLD電路的輸出端。

在圖2中，本實施例的CPLD電路由集成電路U1、晶振Y1連接構(gòu)成，集成電路U1的型號為EPM7128EQC100-2，晶振Y1的型號為JHY50M。集成電路U1的57腳接晶振Y1的4腳，集成電路U1的46腳、44腳、60腳、62腳、69腳、70腳、78腳、79腳、86腳、87腳接多路IIC通信電路，集成電路U1的6腳、75腳、64腳、17腳接連接器J6的4腳～1腳，集成電路U1的93腳和41腳接5V電源，集成電路U1的5腳、20腳、36腳、53腳、68腳、84腳接3V電源，集成電路U1的97腳、76腳、61腳、45腳、28腳、13腳、40腳、88腳接地，晶振Y1的1腳接3V電源、3腳接地。

在圖2中，本實施例的多路IIC通信電路由5路IIC通信電路構(gòu)成，也可以由更多路或者更少路IIC通信電路構(gòu)成。第一路IIC通信電路由電阻R5、電阻R6、連接器J3連接構(gòu)成，連接器J3的3腳、4腳分別通過電阻R5、電阻R6與集成電路U1的46腳、44腳，連接器J3的1腳接5V電源、2腳接地。第二路IIC通信電路由電阻R1、電阻R2、連接器J1連接構(gòu)成，連接器J1的4腳、3腳分別通過電阻R1、電阻R2與集成電路U1的60腳、62腳，連接器J1的1腳接5V電源、2腳接地。第三路IIC通信電路由電阻R3、電阻R4、連接器J2連接構(gòu)成，連接器J2的4腳、3腳分別通過電阻R3、電阻R4與集成電路U1的69腳、70腳，連接器J2的1腳接5V電源、2腳接地。第四路IIC通信電路由電阻R7、電阻R8、連接器J4連接構(gòu)成，連接器J4的4腳、3腳分別通過電阻R7、電阻R8與集成電路U1的78腳、79腳，連接器J4的1腳接5V電源、2腳接地。第五路IIC通信電路由電阻R9、電阻R10、連接器J5連接構(gòu)成，連接器J5的4腳、3腳分別通過電阻R9、電阻R10與集成電路U1的86腳、87腳，連接器J5的1腳接5V電源、2腳接地。

在圖2中，本實施例的JTAG電路由連接器J6構(gòu)成。連接器J1的4腳～1腳依次接集成電路U1的6腳、75腳、64腳、16腳，連接器J6的5腳接地。

本實用新型的工作原理如下：

系統(tǒng)上電，晶振Y1工作，首先，集成電路U1開始初始化工作，完成CPLD的硬件配置工作：包括第一路IIC通信電路的從控制邏輯以及其余四路的IIC主控制邏輯。此后，電路進入正常工作狀態(tài)。

首先，集成電路U1啟動IIC從控制邏輯，等待接收從外部連接器J3傳來的數(shù)據(jù)。數(shù)據(jù)信號從連接器J3的4腳輸出，經(jīng)過電阻R6，輸入到集成電路U1的4腳。其次，集成電路U1接收到數(shù)據(jù)，并對數(shù)據(jù)進行譯碼處理，識別出數(shù)據(jù)要發(fā)送的通道,并將數(shù)據(jù)發(fā)送到該通道，啟動IIC主模式的控制邏輯：數(shù)據(jù)從集成電路U1的62腳輸出，經(jīng)過電阻R2，輸出到連接器J1的3腳，從連接器J1輸出數(shù)據(jù)；或數(shù)據(jù)從集成電路U1的70腳輸出，經(jīng)過電阻R4，輸出到連接器J2的3腳，從連接器J2輸出數(shù)據(jù)；或數(shù)據(jù)從集成電路U1的79腳輸出，經(jīng)過電阻R8，輸出到連接器J4的3腳，從連接器J4輸出數(shù)據(jù)；或數(shù)據(jù)從集成電路U1的87腳輸出，經(jīng)過電阻R10，輸出到連接器J5的3腳，從連接器J5輸出數(shù)據(jù)。最后，JTAG電路監(jiān)控CPLD工作狀態(tài)，控制信號從連接器J6的4腳輸出，輸入到集成電路U1的6腳；數(shù)據(jù)信號從集成電路U1的75腳輸出，輸入到連接器J6的3腳。