本發(fā)明涉及數(shù)據(jù)采集領(lǐng)域，特別是涉及一種基于fpga的數(shù)據(jù)采集系統(tǒng)。

背景技術(shù)：

在現(xiàn)代的科研、生產(chǎn)和人們的日常生活中，數(shù)據(jù)采集系統(tǒng)應(yīng)用十分廣泛，需要對溫度、濕度、壓力、流量等物理量進行檢測，并通過相應(yīng)的傳感器將這些物理量轉(zhuǎn)換成模擬電信號，然后對模擬電信號進行放大、濾波、模數(shù)轉(zhuǎn)換等后發(fā)送給計算機進行處理，最后將結(jié)果顯示出來，這就是數(shù)據(jù)采集。隨著檢測技術(shù)的發(fā)展，對數(shù)據(jù)采集系統(tǒng)的采樣準確性、采樣速率等參數(shù)提出更高的要求，尤其對某些數(shù)據(jù)采集分析需求較高的領(lǐng)域，如電力領(lǐng)域中，需要對各類表征參數(shù)進行采集和分析，才能準確掌握系統(tǒng)運行的實時狀態(tài)，并且需要對各類微弱、高頻等復(fù)雜的信號進行精確、快速的測量與特征提取。而傳統(tǒng)的基于的微處理器的數(shù)據(jù)采集系統(tǒng)，需要設(shè)計復(fù)雜的外圍硬件電路，成本高，且數(shù)據(jù)采集的準確度和處理速度均不能滿足需求。

技術(shù)實現(xiàn)要素：

基于此，有必要提供一種準確度高、處理速度快的實時數(shù)據(jù)采集系統(tǒng)。

一種基于fpga(field-programmablegatearray，現(xiàn)場可編程門陣列)的數(shù)據(jù)采集系統(tǒng)，包括依次連接的數(shù)據(jù)采集模塊、數(shù)據(jù)處理模塊和數(shù)據(jù)傳輸模塊。所述數(shù)據(jù)采集模塊包括至少一個數(shù)據(jù)采集通道，用于對多路信號進行同步采集和采樣，并將采樣信號發(fā)送至所述數(shù)據(jù)處理模塊；所述數(shù)據(jù)處理模塊包括分別與所述數(shù)據(jù)采集模塊和所述數(shù)據(jù)傳輸模塊連接的fpga處理器，所述fpga處理器用于對所述采樣信號進行處理，以及通過所述fpga處理器內(nèi)部集成的軟核控制器對所述數(shù)據(jù)采集模塊和數(shù)據(jù)傳輸模塊進行控制；所述數(shù)據(jù)傳輸模塊，用于將所述數(shù)據(jù)處理模塊處理后的信號傳輸至上位機系統(tǒng)。

在其中一個實施例中，所述數(shù)據(jù)采集模塊包括信號處理模塊，以及與所述信號處理模塊連接的信號轉(zhuǎn)換模塊，所述信號處理模塊用于將采集的同步信號轉(zhuǎn)換為所述信號轉(zhuǎn)換模塊可識別的標準信號，并發(fā)送至所述信號轉(zhuǎn)換模塊。

在其中一個實施例中，所述信號轉(zhuǎn)換模塊包括至少一個a/d轉(zhuǎn)換器，所述a/d轉(zhuǎn)換器采用菊花鏈連接模式進行級聯(lián)，用于將所述標準信號轉(zhuǎn)換為串行采樣信號，并輸出給所述數(shù)據(jù)處理模塊。

在其中一個實施例中，所述數(shù)據(jù)采集模塊包括8個數(shù)據(jù)采集通道，所述信號轉(zhuǎn)換模塊包括8個a/d轉(zhuǎn)換器，每4個a/d轉(zhuǎn)換器采用菊花鏈連接模式進行級聯(lián)。

在其中一個實施例中，所述a/d轉(zhuǎn)換器為24位a/d轉(zhuǎn)換器ad7765。

在其中一個實施例中，所述信號處理模塊包括可編程增益放大器，用于對所述采集的同步信號進行放大處理。

在其中一個實施例中，所述信號處理模塊還包括與所述可編程增益放大器和所述a/d轉(zhuǎn)換器連接的濾波器，所述濾波器用于對放大后的信號進行濾波處理。

在其中一個實施例中，所述軟核控制器還用于對所述可編程增益放大器、濾波器和a/d轉(zhuǎn)換器發(fā)送控制指令，所述可編程增益放大器、濾波器和a/d轉(zhuǎn)換器根據(jù)所述控制指令執(zhí)行對應(yīng)的操作。

在其中一個實施例中，所述數(shù)據(jù)處理模塊還包括sdram存儲器，所述sdram存儲器用于儲存所述數(shù)據(jù)采集系統(tǒng)的數(shù)據(jù)。

在其中一個實施例中，還包括電源管理模塊，所述電源管理模塊分別與所述數(shù)據(jù)采集模塊、數(shù)據(jù)處理模塊和數(shù)據(jù)傳輸模塊連接，為所述數(shù)據(jù)采集模塊、數(shù)據(jù)處理模塊和數(shù)據(jù)傳輸模塊提供不同等級的電源電壓。

上述基于fpga的數(shù)據(jù)采集系統(tǒng)，包括依次連接的數(shù)據(jù)采集模塊、數(shù)據(jù)處理模塊和數(shù)據(jù)傳輸模塊。通過所述數(shù)據(jù)采集模塊的至少一個數(shù)據(jù)采集通道，能夠?qū)崿F(xiàn)對多路信號的同步采集；數(shù)據(jù)處理模塊通過采用fpga處理器對采樣信號進行并行處理，提高了數(shù)據(jù)的處理速度，在fpga處理器內(nèi)部嵌入的軟核控制器，使得通過所述軟核控制器對數(shù)據(jù)采集模塊、數(shù)據(jù)傳輸模塊等外圍電路進行控制，能夠在不改動外圍硬件電路的情況下對系統(tǒng)進行升級，具有很高的設(shè)計靈活性，而且通過fpga處理器實現(xiàn)大部分數(shù)字系統(tǒng)設(shè)計，不僅減少了外圍模塊電路的數(shù)量，降低了成本，而且還降低了外圍電路pcb布線布局的復(fù)雜程度，增強了系統(tǒng)的穩(wěn)定性和信號采集的準確度。

附圖說明

圖1為本發(fā)明一實施例的基于fpga的數(shù)據(jù)采集系統(tǒng)的結(jié)構(gòu)示意圖；

圖2為本發(fā)明另一實施例的基于fpga的數(shù)據(jù)采集系統(tǒng)的結(jié)構(gòu)示意圖；

圖3為本發(fā)明一實施例中信號處理模塊的結(jié)構(gòu)示意圖。

具體實施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進一步詳細說明。應(yīng)當理解，此處所描述的具體實施例僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

如圖1所示，為本發(fā)明基于fpga的數(shù)據(jù)采集系統(tǒng)第一實施例的結(jié)構(gòu)示意圖，包括：數(shù)據(jù)采集模塊200、數(shù)據(jù)處理模塊400、數(shù)據(jù)傳輸模塊600；

所述數(shù)據(jù)采集模塊200包括至少一個數(shù)據(jù)采集通道220，用于對多路信號進行同步采集和采樣，并將采樣信號發(fā)送至所述數(shù)據(jù)處理模塊。

所述數(shù)據(jù)處理模塊400包括分別與所述數(shù)據(jù)采集模塊200和所述數(shù)據(jù)傳輸模塊600連接的fpga(field-programmablegatearray，現(xiàn)場可編程門陣列)處理器420，所述fpga處理器420用于對所述采樣信號進行處理，以及通過所述fpga處理器420內(nèi)部集成的軟核控制器422對所述數(shù)據(jù)采集模塊200和數(shù)據(jù)傳輸模塊600進行控制。

所述數(shù)據(jù)傳輸模塊600用于將所述數(shù)據(jù)處理模塊400處理后的信號傳輸至上位機系統(tǒng)。

上述基于fpga的數(shù)據(jù)采集系統(tǒng)，包括依次連接的數(shù)據(jù)采集模塊200、數(shù)據(jù)處理模塊400和數(shù)據(jù)傳輸模塊600。通過所述數(shù)據(jù)采集模塊200的至少一個數(shù)據(jù)采集通道220，能夠?qū)崿F(xiàn)對多路信號的同步采集；數(shù)據(jù)處理模塊400通過采用fpga處理器420對采樣信號進行并行處理，提高了數(shù)據(jù)的處理速度，在fpga處理器420內(nèi)部嵌入的軟核控制器422，使得通過所述軟核控制器422對數(shù)據(jù)采集模塊200、數(shù)據(jù)傳輸模塊600等外圍電路進行控制，能夠在不改動外圍硬件電路的情況下對系統(tǒng)進行升級，具有很高的設(shè)計靈活性，而且通過fpga處理器420實現(xiàn)大部分數(shù)字系統(tǒng)設(shè)計，不僅減少了外圍模塊電路的數(shù)量，降低了成本，而且還降低了外圍電路pcb布線布局的復(fù)雜程度，增強了系統(tǒng)的穩(wěn)定性和信號采集的準確度。

在一個具體的實施例中，所述軟核控制器422為niosii軟核控制器，通過所述niosii軟核控制器可實現(xiàn)對外圍電路的靈活控制。數(shù)據(jù)采集模塊200中包含多個數(shù)據(jù)采集通道，該數(shù)據(jù)采集通道的數(shù)量與輸入信號的路數(shù)相對應(yīng)，每一數(shù)據(jù)采集通道對應(yīng)采集一路輸入信號。所述輸入信號為模擬信號。

如圖2所示，在另一個實施例中，所述數(shù)據(jù)采集模塊200包括信號處理模塊240，以及與所述信號處理模塊連接的信號轉(zhuǎn)換模塊260，所述信號處理模塊240用于將采集的同步信號轉(zhuǎn)換為所述信號轉(zhuǎn)換模塊260可識別的標準信號，并發(fā)送至所述信號轉(zhuǎn)換模塊260。

進一步的，所述信號轉(zhuǎn)換模塊260包括至少一個a/d轉(zhuǎn)換器262，所述a/d轉(zhuǎn)換器262采用菊花鏈連接模式進行級聯(lián)，用于將所述標準信號轉(zhuǎn)換為串行采樣信號，并輸出給所述數(shù)據(jù)處理模塊400，通過將所述a/d轉(zhuǎn)換器262采用菊花鏈連接模式進行多片級聯(lián)，將輸入的多路信號轉(zhuǎn)換為串行采樣信號并輸出，提高了數(shù)據(jù)傳輸速率，并保證了采樣精度和多路通道信號的采集同步。其中，級聯(lián)是指將若干個相同的設(shè)備聯(lián)成一個整體，菊花鏈連接模式是一種簡化的級聯(lián)模式，用于將多個設(shè)備串聯(lián)起來提供集中管理的擴展端口。通過將所述a/d轉(zhuǎn)換器262采用菊花鏈連接模式進行級聯(lián)，使得利用有限的信號傳輸線連接多臺設(shè)備，共享同一服務(wù)，進一步降低了外圍電路pcb布線布局的復(fù)雜程度以及布線成本，且通過該連接方式不存在總線競爭和阻塞等問題，進一步提高了系統(tǒng)的穩(wěn)定性。

a/d轉(zhuǎn)換器262的數(shù)量與輸入信號的路數(shù)相對應(yīng)，每一a/d轉(zhuǎn)換器262對應(yīng)采集一路輸入信號。以數(shù)據(jù)采集模塊包括8個數(shù)據(jù)采集通道為例，所述信號轉(zhuǎn)換模塊包括8個a/d轉(zhuǎn)換器，每4個a/d轉(zhuǎn)換器采用菊花鏈連接模式進行級聯(lián)。

在一具體實施例中，所述a/d轉(zhuǎn)換器262為24位a/d轉(zhuǎn)換器ad7765，其具有156ksps的最高采樣率，能夠滿足對各類信號的精密采集。

進一步的，所述數(shù)據(jù)傳輸模塊600還包括以太網(wǎng)通信模塊620和/或usb通信模塊640，所述數(shù)據(jù)處理模塊400可通過所述以太網(wǎng)通信模塊620和/或通過usb通信模塊640與上位機連接，將所述數(shù)據(jù)處理模塊400處理后的數(shù)據(jù)傳輸至上位機，以便于通過所述上位機進一步實現(xiàn)對復(fù)雜數(shù)據(jù)的采集、存儲和分析，也可通過上位機對所述基于fpga的數(shù)據(jù)采集系統(tǒng)發(fā)送控制指令，實現(xiàn)利用上位機對整個數(shù)據(jù)采集系統(tǒng)的控制，且采用以太網(wǎng)進行數(shù)據(jù)傳輸具有數(shù)據(jù)傳輸量大，傳輸距離遠，傳輸速率快，抗干擾性好等優(yōu)點，彌補了多數(shù)傳輸方式的不足。

如圖3所示，為本發(fā)明一實施例中信號處理模塊的的結(jié)構(gòu)示意圖，所述信號處理模塊240包括可編程增益放大器242，用于對所述采集的同步信號進行放大處理，實現(xiàn)對各類中低頻信號的精確采集。在一個具體的實施例中，所述信號處理模塊中可編程增益放大器242的數(shù)量與所述信號轉(zhuǎn)換模塊中a/d轉(zhuǎn)換器262的數(shù)量相同且一一對應(yīng)連接，屬于同一菊花鏈連接模式進行多片級聯(lián)的多個a/d轉(zhuǎn)換器262包括一個輸出端與數(shù)據(jù)處理模塊400的數(shù)據(jù)緩存器fifo424連接，所述數(shù)據(jù)緩存器fifo用于緩存所述信號轉(zhuǎn)換模塊260輸出的串行采樣信號。

在另一實施例中，所述信號處理模塊240還包括與所述可編程增益放大器242和所述a/d轉(zhuǎn)換器262連接的濾波器244，所述濾波器244用于對放大后的信號進行濾波處理，將不相關(guān)的信號有效濾除，保證了采集信號的有效性。

進一步的，所述軟核控制器422還用于對所述可編程增益放大器242、濾波器244和a/d轉(zhuǎn)換器262發(fā)送控制指令，所述可編程增益放大器242、濾波器244和a/d轉(zhuǎn)換器262根據(jù)所述控制指令執(zhí)行對應(yīng)的操作。

在一具體實施例中，所述濾波器244可采用低通濾波器或者高通濾波器，分別用于對高頻信號或者低頻信號的濾波處理。所述高通濾波器可以實現(xiàn)對低于0.1hz、10hz、400hz、1khz頻率信號進行濾波處理，具體地，所述高通濾波器可采用四階巴特沃斯型高通濾波器，保證通頻帶內(nèi)外均具有較平滑的特性。

進一步地，所述信號處理模塊240還可包括信號衰減器、積分電路、包絡(luò)解調(diào)電路、抗混疊濾波器、信號整形電路中的一種或多種。優(yōu)選的，信號處理模塊240包括依次連接的信號衰減器、高通濾波器、積分電路、可編程增益放大器、包絡(luò)解調(diào)電路、抗混疊濾波器及信號整形電路。信號衰減器可用于對幅值較大的信號進行衰減處理，保護電路不被損壞，增加信號測量范圍；積分電路可用于當采集的信號為加速度信號時，實現(xiàn)對加速度信號進行一次積分處理，獲得速度信號，以及對所述加速度信號進行二次積分處理，獲得位移信號；包絡(luò)解調(diào)電路可用于當采集的信號為振動信號時，通過包絡(luò)解調(diào)法對振動信號進行進行解調(diào)，并分離提取出包絡(luò)信號，以便于準確可靠地診斷出故障所在；抗混疊濾波器具體可采用八階低通橢圓濾波器，實現(xiàn)對輸入信號的抗混疊濾波處理；信號整形電路可用于對激光傳感器采集到的不規(guī)則轉(zhuǎn)速方波信號進行整形處理，將所述不規(guī)則轉(zhuǎn)速方波信號轉(zhuǎn)換為所述信號轉(zhuǎn)換模塊260可精準識別得方波信號。

在一具體實施例中，所述數(shù)據(jù)處理模塊400還包括sdram存儲器440，所述sdram存儲器440用于儲存所述數(shù)據(jù)采集系統(tǒng)的數(shù)據(jù)，為系統(tǒng)運行提供內(nèi)存。所述fpga處理器420還包括與所述sdram存儲器440對接的雙口ram426，通過所述雙口ram426在所述sdram存儲器440中讀寫系統(tǒng)數(shù)據(jù)。

進一步地，所述數(shù)據(jù)處理模塊400還包括sd存儲卡，用于保存采集的數(shù)據(jù)，以便于對數(shù)據(jù)進行記錄和離線分析。

數(shù)據(jù)處理模塊400還包括使fpga處理器正常運行的fpga最小系統(tǒng)、高速網(wǎng)口電路及高速usb接口電路，其中，fpga最小系統(tǒng)包括電源、時鐘、復(fù)位、按鍵設(shè)置、led指示、串口調(diào)試、jtag下載和fpga配置等。高速網(wǎng)口電路具體為高速以太網(wǎng)網(wǎng)口電路，網(wǎng)口電路是采集數(shù)據(jù)的傳輸通道，用于將fpga處理后的數(shù)據(jù)打包通過網(wǎng)口將數(shù)據(jù)傳輸?shù)缴衔粰C。高速usb接口電路同樣為采集數(shù)據(jù)的傳輸通道，用于與高速網(wǎng)口電路實現(xiàn)同樣的功能。

在一實施例中，所述基于fpga的數(shù)據(jù)采集系統(tǒng)還包括電源管理模塊，所述電源管理模塊分別與所述數(shù)據(jù)采集模塊200、數(shù)據(jù)處理模塊400和數(shù)據(jù)傳輸模塊600連接，為所述數(shù)據(jù)采集模塊200、數(shù)據(jù)處理模塊400和數(shù)據(jù)傳輸模塊600提供不同等級的電源電壓。

以上所述實施例的各技術(shù)特征可以進行任意的組合，為使描述簡潔，未對上述實施例中的各個技術(shù)特征所有可能的組合都進行描述，然而，只要這些技術(shù)特征的組合不存在矛盾，都應(yīng)當認為是本說明書記載的范圍。

以上所述實施例僅表達了本發(fā)明的幾種實施方式，其描述較為具體和詳細，但并不能因此而理解為對發(fā)明專利范圍的限制。應(yīng)當指出的是，對于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進，這些都屬于本發(fā)明的保護范圍。因此，本發(fā)明專利的保護范圍應(yīng)以所附權(quán)利要求為準。