本實(shí)用新型涉及一種嘯叫抑制設(shè)備，尤其涉及一種低延時(shí)嘯叫抑制裝置。

背景技術(shù)：

擴(kuò)聲系統(tǒng)中，由于傳聲器與揚(yáng)聲器在同一聲場(chǎng)中同時(shí)使用，揚(yáng)聲器的聲音通過(guò)周圍界面的反射被傳聲器接收經(jīng)過(guò)功率放大器放大后，又經(jīng)揚(yáng)聲器送出，從而形成了一個(gè)聲學(xué)環(huán)路。當(dāng)該環(huán)路的傳遞函數(shù)在某個(gè)頻點(diǎn)的增益大于1且相位為2π的整數(shù)倍時(shí)，擴(kuò)聲系統(tǒng)將變得不穩(wěn)定即導(dǎo)致嘯叫發(fā)生。

根據(jù)擴(kuò)聲系統(tǒng)嘯叫的形成原因，一般的嘯叫抑制方法主要有改善房間聲學(xué)環(huán)境、在擴(kuò)聲系統(tǒng)中串聯(lián)均衡器或者移頻器等，另外，還有一些數(shù)字信號(hào)嘯叫抑制處理方法，如：自適應(yīng)回波抵消法，空間濾波法、陷波法等。

傳統(tǒng)的嘯叫抑制方法：改善房間聲學(xué)環(huán)境、在擴(kuò)聲系統(tǒng)中串聯(lián)均衡器或者移頻器等，這些方法雖然系統(tǒng)延時(shí)較小，但對(duì)系統(tǒng)的音質(zhì)損傷大、而且傳聲增益的提高較少。

近年來(lái)，隨著數(shù)字信號(hào)處理技術(shù)的迅速發(fā)展，又出現(xiàn)了一些新的嘯叫抑制方法，如自適應(yīng)回波抵消法，空間濾波法、陷波法等。上述嘯叫一直方法都需要使用單通道芯片，在芯片中進(jìn)行順序的嘯叫頻點(diǎn)檢測(cè)以及時(shí)域陷波處理，因此這些算法雖然對(duì)音質(zhì)的損傷較小，但其缺點(diǎn)就是算法復(fù)雜度較高，復(fù)雜計(jì)算帶來(lái)的系統(tǒng)延時(shí)較高，從而導(dǎo)致擴(kuò)聲系統(tǒng)的實(shí)時(shí)性較差。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型實(shí)施例所要解決的技術(shù)問(wèn)題在于，針對(duì)目前的嘯叫抑制裝置中算法復(fù)雜度較高，復(fù)雜計(jì)算帶來(lái)的系統(tǒng)延時(shí)較高，從而導(dǎo)致擴(kuò)聲系統(tǒng)的實(shí)時(shí)性較差的問(wèn)題，提出了一種低延時(shí)嘯叫抑制裝置。

為了解決上述技術(shù)問(wèn)題，本實(shí)用新型實(shí)施例提供了一種低延時(shí)嘯叫抑制裝置，包括模擬數(shù)字轉(zhuǎn)換器以及數(shù)字模擬轉(zhuǎn)換器，該低延時(shí)嘯叫抑制裝置還包括雙通道并行芯片，其輸入端連接模擬數(shù)字轉(zhuǎn)換器，其輸出端連接數(shù)字模擬轉(zhuǎn)換器，雙通道并行片的并行通道中，第一通道進(jìn)行時(shí)域陷波處理，第二通道進(jìn)行嘯叫頻點(diǎn)檢測(cè)，且第二通道輸出至第一通道。

其中，第二通道中分為嘯叫檢測(cè)、嘯叫頻點(diǎn)定位以及陷波器系數(shù)計(jì)算三部分，且依照此順序串聯(lián)設(shè)置。

其中，雙通道并行芯片為FPGA芯片。

其中，第一通道的輸出端連接數(shù)字模擬轉(zhuǎn)換器。

實(shí)施本實(shí)用新型實(shí)施例，具有如下有益效果：本實(shí)用新型提供的低延時(shí)嘯叫抑制裝置通過(guò)FPGA芯片進(jìn)行嘯叫頻點(diǎn)檢測(cè)以及時(shí)域陷波處理的并行處理，能夠大幅度節(jié)約時(shí)間，嘯叫頻點(diǎn)檢測(cè)部分可以視作不消耗時(shí)間，保證了系統(tǒng)的低延時(shí)、實(shí)時(shí)性。

附圖說(shuō)明

為了更清楚地說(shuō)明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是本實(shí)用新型一實(shí)施例中的低延時(shí)嘯叫抑制裝置的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。

請(qǐng)參見(jiàn)圖1，圖1是本實(shí)用新型一實(shí)施例中的低延時(shí)嘯叫抑制裝置的結(jié)構(gòu)示意圖。該低延時(shí)嘯叫抑制裝置包括模擬數(shù)字轉(zhuǎn)換器11、雙通道并行芯片12以及數(shù)字模擬轉(zhuǎn)換器13。

雙通道并行芯片的輸入端連接模擬數(shù)字轉(zhuǎn)換器11，其輸出端連接數(shù)字模擬轉(zhuǎn)換器13，雙通道并行片的并行通道中，第一通道121進(jìn)行時(shí)域陷波處理，第二通道122進(jìn)行嘯叫頻點(diǎn)檢測(cè)，且第二通道122輸出至第一通道121。第一通道121的輸出端連接數(shù)字模擬轉(zhuǎn)換器13。第二通道122中分為嘯叫檢測(cè)、嘯叫頻點(diǎn)定位以及陷波器系數(shù)計(jì)算三部分，且依照此順序串聯(lián)設(shè)置。其中，雙通道并行芯片優(yōu)選為FPGA芯片12。

首先，模擬音頻信號(hào)通過(guò)模擬數(shù)字轉(zhuǎn)換器11轉(zhuǎn)換為數(shù)字音頻信號(hào)后，輸入FPGA芯片12，在FPGA芯片12中，數(shù)字音頻信號(hào)分別輸入到第一通道121與第二通道122中進(jìn)行并行處理。第一通道121中進(jìn)行時(shí)域陷波處理，第二通道122中進(jìn)行嘯叫頻點(diǎn)檢測(cè)。而由時(shí)域陷波處理模塊處理后的數(shù)字音頻信號(hào)即為經(jīng)過(guò)嘯叫抑制處理的輸出數(shù)字音頻信號(hào)。

嘯叫頻點(diǎn)檢測(cè)計(jì)算十分復(fù)雜，分為嘯叫檢測(cè)、嘯叫頻點(diǎn)定位以及陷波器系數(shù)計(jì)算三部分。當(dāng)嘯叫頻點(diǎn)檢測(cè)沒(méi)有新的陷波器系數(shù)輸出時(shí)，時(shí)域陷波處理按原陷波器系數(shù)進(jìn)行處理。因此，復(fù)雜的嘯叫頻點(diǎn)檢測(cè)計(jì)算所帶來(lái)的延時(shí)不會(huì)影響系統(tǒng)的總延時(shí)，僅會(huì)影響對(duì)嘯叫頻點(diǎn)的抑制速度。而時(shí)域陷波處理僅包含簡(jiǎn)單的乘加計(jì)算，計(jì)算速度快，計(jì)算延時(shí)非常低。因此，整個(gè)系統(tǒng)的延時(shí)基本由時(shí)域陷波處理決定，而不受嘯叫頻點(diǎn)檢測(cè)的延時(shí)影響。

最后FPGA輸出的數(shù)字音頻信號(hào)通過(guò)數(shù)字模擬轉(zhuǎn)換器13再轉(zhuǎn)換為模擬音頻信號(hào)輸出。

實(shí)施本實(shí)用新型實(shí)施例，具有如下有益效果：本實(shí)用新型提供的低延時(shí)嘯叫抑制裝置通過(guò)FPGA芯片進(jìn)行嘯叫頻點(diǎn)檢測(cè)以及時(shí)域陷波處理的并行處理，能夠大幅度節(jié)約時(shí)間，嘯叫頻點(diǎn)檢測(cè)部分可以視作不消耗時(shí)間，保證了系統(tǒng)的低延時(shí)、實(shí)時(shí)性。

以上僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。