專利名稱：內(nèi)源電壓發(fā)生電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器，更具體地說涉及半導(dǎo)體存儲(chǔ)器中的內(nèi)源電壓發(fā)生電路。
隨著半導(dǎo)體存儲(chǔ)器的高度集成化，裝設(shè)在存儲(chǔ)器中的存儲(chǔ)元件逐步趨向小型化。因此，若加到存儲(chǔ)器上的外電壓沒有調(diào)節(jié)好，可能會(huì)形成強(qiáng)電場，使存儲(chǔ)器受到應(yīng)力的作用從而破壞存儲(chǔ)元件。16兆位級(jí)以上的半導(dǎo)體存儲(chǔ)器應(yīng)采用內(nèi)電壓發(fā)生電路來產(chǎn)生內(nèi)電壓，從而使外電壓的電平降到存儲(chǔ)器工作電壓電平。舉例說，16兆位級(jí)以上的半導(dǎo)體存儲(chǔ)器應(yīng)采用通過將5伏外電壓降壓而得到的通常4伏電壓。


圖1示出了現(xiàn)有技術(shù)的外源電壓發(fā)生電路，該電路有一個(gè)用以產(chǎn)生基準(zhǔn)電壓Verf的基準(zhǔn)電壓發(fā)生電路100、一個(gè)用以將內(nèi)源電壓int.Vcc與基準(zhǔn)電壓Vref加到比較的比較器200、一個(gè)用以在比較器200的控制下將外電壓ext.Vcc激勵(lì)成外源電壓int.Vcc的激勵(lì)器90、和接觸基準(zhǔn)電位差發(fā)生電路(burn-inreferencevoltagegenertingciruit)300。內(nèi)源電壓int.Vcc被加到存儲(chǔ)器的存儲(chǔ)元件和比較器200的NMDS(n型金屬氧化物半導(dǎo)體)晶體管N2上。若內(nèi)源電壓int.Vcc在存儲(chǔ)元件消耗功率的情況下降到基準(zhǔn)電壓Vref以下，則比較器200輸出信號(hào)G1的電平下降，使激勵(lì)器90完全完全導(dǎo)通，從而補(bǔ)償內(nèi)源電壓int.Vcc的下降。另一方面，若內(nèi)源電壓int.Vcc上升到基準(zhǔn)電壓Vref以上，則比較器200的輸出信號(hào)G1增加，于是使激勵(lì)器90截止，從而使內(nèi)源電壓int.Vcc下降到基準(zhǔn)電壓Vref。
若外源電壓ect.Vcc的電壓電平高于接觸基準(zhǔn)電位差，則接觸基準(zhǔn)電位差發(fā)生電路300產(chǎn)生邏輯“高”態(tài)的輸出信號(hào)G3，通過倒相器I1和I2從而使傳輸柵N4和P3截止，并使下拉晶體管導(dǎo)通，從而使外源電壓ext.Vcc通過激勵(lì)器90加到存儲(chǔ)器上。在此情況下，由于傳輸柵N4和P3截止，比較器200的輸出信號(hào)G1不影響加到激勵(lì)器90的柵極上的信號(hào)G2。
這種傳統(tǒng)的內(nèi)源電壓發(fā)生電路中，若外源電壓ext.Vcc的電壓電平低于基準(zhǔn)電壓Vref的電壓電平，則傳輸柵N4、P3導(dǎo)通，從而使比較器的輸出信號(hào)G1對(duì)激勵(lì)器90起作用。因此，當(dāng)內(nèi)源電壓int.Vcc因存儲(chǔ)器所產(chǎn)生的峰值電流而變化時(shí)，電壓G2發(fā)生變化，使內(nèi)源電壓int.Vcc即刻降到外源電壓以下，從而使存儲(chǔ)元件的操作速度慢下來，進(jìn)而引起誤操作。
本發(fā)明的目的是提供一種內(nèi)源電壓發(fā)生電路，用以在外源電壓低于基準(zhǔn)電壓電平時(shí)直接給半導(dǎo)體存儲(chǔ)器的存儲(chǔ)元件提供外源電壓。
本發(fā)明的另一個(gè)目的是提供一種內(nèi)源電壓發(fā)生電路，用以防止存儲(chǔ)元件的操作速度因內(nèi)源電壓瞬時(shí)下降而下降。
本發(fā)明用以產(chǎn)生加到半導(dǎo)體存儲(chǔ)器存儲(chǔ)元件的內(nèi)源電壓的內(nèi)源電壓發(fā)生電路包括一個(gè)基準(zhǔn)電壓發(fā)生電路，用以產(chǎn)生基準(zhǔn)電壓;一個(gè)比較器，用以將內(nèi)源電壓與基準(zhǔn)電壓進(jìn)行比較;一個(gè)激勵(lì)器，用以在比較器的控制下將外源電壓激勵(lì)成內(nèi)源電壓;和一個(gè)低基準(zhǔn)電壓發(fā)生電路，用以在外源電壓的電壓電平低于基準(zhǔn)電壓的電壓電平時(shí)產(chǎn)生控制信號(hào)使激勵(lì)器完全導(dǎo)通，因而低基準(zhǔn)電壓發(fā)生電路的控制信號(hào)防止激勵(lì)器接收比較器的輸出信號(hào)，以便將外源電壓加到存儲(chǔ)器的存儲(chǔ)元件上。
圖1是傳統(tǒng)的內(nèi)源電壓發(fā)生電路的原理圖。
圖2是本發(fā)明的內(nèi)源電壓發(fā)生電路的原理圖。
圖3是圖2低基準(zhǔn)電壓發(fā)生電路的原理圖。
參看圖2其中，基準(zhǔn)電壓發(fā)生電路100用以產(chǎn)生基準(zhǔn)電壓Vref;比較器200用以將內(nèi)源電壓int.Vcc與基準(zhǔn)電壓Vref進(jìn)行比較;激勵(lì)器90用以在比較器在200的控制下將外源電壓ext.Vcc激勵(lì)成內(nèi)源電壓int.Vcc;接觸基準(zhǔn)電位差發(fā)生電路300用以產(chǎn)生輸出信號(hào)G3，以防止激勵(lì)器90接收比較器的輸出信號(hào)G1并使激勵(lì)器90完全導(dǎo)通;低基準(zhǔn)電壓發(fā)生電路400用以產(chǎn)生控制信號(hào)以防止激勵(lì)器90接收來自比較器的輸出信號(hào)，并使激勵(lì)器90在外源電壓ext.Vcc的電壓電平低于基準(zhǔn)電壓的電壓電平時(shí)完全導(dǎo)通。
接觸基準(zhǔn)電位差發(fā)生電路300產(chǎn)生邏輯“高”態(tài)的輸出信號(hào)G3，使傳輸柵N4和P3截止，從而使邏輯“低”態(tài)的信號(hào)G2加到激勵(lì)器90的柵極上。于是激勵(lì)器90導(dǎo)通，從而使外源電壓ext.Vcc直接加到存儲(chǔ)元件上。
當(dāng)外源電壓ect.Vcc的電壓電平低于基準(zhǔn)電壓Vref的電壓電平時(shí)，低基準(zhǔn)電壓發(fā)生電路400產(chǎn)生邏輯“低”態(tài)的輸出信號(hào)。低基準(zhǔn)電壓發(fā)生器400的輸出信號(hào)借助于倒相器I4轉(zhuǎn)變成邏輯“高”態(tài)的信號(hào)G4。這樣，“或非”門NOR1的輸出信號(hào)處于邏輯“低”態(tài)”，于是使傳輸柵N4和P3截止。此外，邏輯“高”態(tài)的信號(hào)G4使下拉晶體管N6導(dǎo)通，于是G2的電壓電平處于地電壓電平，因而激勵(lì)器90完全導(dǎo)通，從而將外源電壓ext.Vcc加到存儲(chǔ)器的存儲(chǔ)元件上。與此同時(shí)，傳輸柵N4和P3截止，防止激勵(lì)器90接收比較器200的輸出。這樣，使外源電壓ext.Vcc即使在內(nèi)源電壓int.Vcc的電壓電平低于基準(zhǔn)電壓Vref的電壓電平時(shí)也穩(wěn)定地加到存儲(chǔ)元件上，從而妥善地維持存儲(chǔ)器的操作速度。
圖3示出了內(nèi)源電壓發(fā)生電路中的低基準(zhǔn)電壓發(fā)生電路400。若電壓Vref恒定，則具有二極管特性的PMOS(P型金屬氧化物半導(dǎo)體)晶體管P14和P15的大小和電阻器R的阻值可以調(diào)節(jié)得使節(jié)點(diǎn)ND1按其分壓而處在所要求的電壓電平。當(dāng)加上外源電壓ext.Vcc時(shí)，節(jié)點(diǎn)ND1的電壓電平在等于電壓Vref的電壓電平之后，就變成低于電壓Vref的電壓電平。這樣，邏輯“低”態(tài)的輸出信號(hào)Vout通過圖2中的倒相器I4轉(zhuǎn)變成邏輯“高”態(tài)的輸出信號(hào)G4。
因此，當(dāng)外源電壓的電壓電平高于基準(zhǔn)電壓的電壓電平時(shí)，本發(fā)明的電路就把預(yù)定電壓電平的內(nèi)源電壓加到存儲(chǔ)元件上。另一方面，在外源電壓的電壓電平低于基準(zhǔn)電壓的電壓電平時(shí)，外源電壓就直接加到存儲(chǔ)元件上，從而改善了操作速度。
權(quán)利要求
1.一種根據(jù)接收的給定外源電壓而產(chǎn)生用以加到半導(dǎo)體存儲(chǔ)器的存儲(chǔ)元件上的內(nèi)源電壓的電路，其特征在于包括第一基準(zhǔn)電壓發(fā)生裝置，用以產(chǎn)生基準(zhǔn)電壓；比較裝置，用以將所述內(nèi)源電壓與所述基準(zhǔn)電壓進(jìn)行比較；激勵(lì)裝置，用以在所述比較裝置的控制下將外源電壓激勵(lì)成內(nèi)源電壓；和第二基準(zhǔn)電壓發(fā)生裝置，用以在所述外源電壓的電壓電平低于所述基準(zhǔn)電壓的電壓電平時(shí)產(chǎn)生控制信號(hào)，使所述激勵(lì)裝置完全導(dǎo)通；從而，所述第二基準(zhǔn)電壓發(fā)生裝置的所述控制信號(hào)防止所述激勵(lì)裝置接收所述比較裝置的輸出信號(hào)，從而將所述外源電壓加到所述存儲(chǔ)元件上。
2.如權(quán)利要求1所述的電路，其特征在于，所述第二基準(zhǔn)電壓發(fā)生裝置的所述輸出信號(hào)的狀態(tài)隨所述外源電壓的電壓電平而變化。
3.如權(quán)利要求2所述的電路，其特征在于，所述第二基準(zhǔn)電壓發(fā)生裝置最好至少具有一個(gè)電壓比較器和分壓器。
4.一種根據(jù)接收的給定外源電壓而產(chǎn)生用以加到半導(dǎo)體存儲(chǔ)器的存儲(chǔ)元件上的內(nèi)源電壓的電路，其特征在于包括;第一基準(zhǔn)電壓發(fā)生裝置，用以產(chǎn)生基準(zhǔn)電壓;比較裝置，用以將所述內(nèi)源電壓與所述基準(zhǔn)電壓進(jìn)行比較;激勵(lì)裝置，用以在所述比較器的控制下將外源電壓激勵(lì)成所述內(nèi)源電壓;接觸電位差發(fā)生裝置，用以防止所述激勵(lì)裝置接收所述比較裝置的輸出，并使所述激勵(lì)裝置完全導(dǎo)通以便進(jìn)行接觸操作;和第二基準(zhǔn)電壓發(fā)生裝置，用以在所述外源電壓的電壓電平低于所述基準(zhǔn)電壓的電壓電平時(shí)產(chǎn)生控制信號(hào)，使所述激勵(lì)裝置完全導(dǎo)通;從而，所述第二基準(zhǔn)電壓發(fā)生裝置的所述控制信號(hào)在所述外源電壓的電壓電平低于所述基準(zhǔn)電壓的電壓電平時(shí)使所述激勵(lì)裝置完全導(dǎo)通，從使將所述外源電壓加到所述存儲(chǔ)元件上。
5.如權(quán)利要求4所述的電路，其特征在于，所述第二基準(zhǔn)電壓發(fā)生裝置的所述輸出信號(hào)的狀態(tài)隨所述外源電壓的電壓電平而變化。
6.如權(quán)利要求5所述的電路，其特征在于，所述第二基準(zhǔn)電壓發(fā)生裝置最好至少有一個(gè)電壓比較器和分壓器。
全文摘要
一種產(chǎn)生加到半導(dǎo)體存儲(chǔ)器存儲(chǔ)元件上的內(nèi)源電壓的電路，包括基準(zhǔn)電壓發(fā)生電路，用以產(chǎn)生基準(zhǔn)電壓；比較器，用以比較內(nèi)源電壓與基準(zhǔn)電壓；激勵(lì)器，用以在比較器的控制下將外源電壓激勵(lì)成內(nèi)源電壓；低基準(zhǔn)電壓發(fā)生電路，用以在外源電壓低于基準(zhǔn)電壓時(shí)產(chǎn)生控制信號(hào)使激勵(lì)器完全導(dǎo)通，從而所述低基準(zhǔn)電壓發(fā)生電路的控制信號(hào)防止激勵(lì)器接收比較器的輸出信號(hào)，以便將外源電壓加到存儲(chǔ)器的存儲(chǔ)元件上。
文檔編號(hào)G05F1/565GK1077048SQ9310355
公開日1993年10月6日 申請(qǐng)日期1993年3月31日 優(yōu)先權(quán)日1992年3月31日
發(fā)明者徐英豪, 金奭斌 申請(qǐng)人:三星電子株式會(huì)社