時計數(shù)器減。此外，當B相輸入為0N，且A相中產(chǎn)生上升沿時計數(shù)器減，且當產(chǎn)生下降沿時計數(shù)器加。
[0044]圖3c示出了 CW/CCW方法的第三模態(tài)，其中僅當B相輸入脈沖為OFF且A相中產(chǎn)生上升沿時計數(shù)器加，并且僅當A相輸入脈沖為0FF，且B相中產(chǎn)生上升沿時計數(shù)器減。
[0045]圖3d示出了 2相位/I倍方法的第四模態(tài)，其中當A相中產(chǎn)生上升沿且通過計算A相和B相之間的相位差而得出A相的相位在前時計數(shù)器加，并且當產(chǎn)生下降沿且B相的相位在前時計數(shù)器減。
[0046]圖3e是出了 2相位/2倍方法的第五模態(tài)，其中當A相中產(chǎn)生上升沿且通過計算A相和B相之間的相位差而得出A相的相位在前時計數(shù)器加，且當產(chǎn)生下降沿時計數(shù)器減。此外，當A相中產(chǎn)生上升沿且B相的相位在前時計數(shù)器減，并且當產(chǎn)生下降沿時計數(shù)器減。
[0047]圖3f示出了 2相位/4倍方法的第六模態(tài)，其中無論何時A相中或B相中產(chǎn)生上升沿或下降沿，并且通過計算A相和B相之間的相位差而得出A相的相位在前時計數(shù)器加，并且無論何時A相中或B相中產(chǎn)生上升或下降沿，且B相的相位在前時計數(shù)器減。
[0048]前述的第一至第六模態(tài)的每個模態(tài)在執(zhí)行加計算或減計算的條件方面都不同。然而，對于每個模態(tài)，能夠在用來判定是否執(zhí)行加或減的參考信號和用來判定執(zhí)行加計算或減計算的條件的狀態(tài)信號之間作出分類。
[0049]在第一模態(tài)、第二模態(tài)、第四模態(tài)和第五模態(tài)的情況下，僅當在A相中產(chǎn)生上升沿或下降沿時才執(zhí)行加計算或減計算，那么A相中的信號為參考信號。此外，用來執(zhí)行加計算或減計算的條件根據(jù)第一模態(tài)和第二模態(tài)的B相信號的0N/0FF而改變，則B相信號為狀態(tài)信號。
[0050]在第三模態(tài)和第六模態(tài)的情況下，即使在B相的上升沿或下降沿的情況下也執(zhí)行加計算或減計算，則A相和B相中的兩個信號都是參考信號。在第三模態(tài)至第六模態(tài)的情況下，用來執(zhí)行加計算或減計算的狀態(tài)條件通過A相信號和B相信號來判定，則狀態(tài)信號為A相信號和B相信號。
[0051]圖5是示出根據(jù)本公開的示例性實施例的包括有用于簡化輸入信號的裝置100的PLC高速計數(shù)器的結構的示意圖。
[0052]參照圖5，根據(jù)本公開的裝置100 (下文中簡稱為裝置)介于在圖2的輸入電路20和MPU 30之間以從輸入電路20接收A相信號和B相信號，其中上述的6種模態(tài)轉換為單模態(tài)，并且當需要相加時可以在A相中產(chǎn)生單脈沖，并且當需要相減時可以在B相中產(chǎn)生單脈沖，從而能夠簡化MPU 30的輸入信號。下文中，通過將譯碼器的高速脈沖信號轉換為CMOS級信號而輸出的輸入電路20的相位信號定義為第一輸入，并且B向信號定義為第二輸入。
[0053]圖6是示出根據(jù)本公開的示例性實施例的裝置100的結構框圖。
[0054]參照圖6，裝置可以包括第一檢波器110、第二檢波器120和開關單元130。
[0055]第一檢波器110可以檢測第一輸入和第二輸入的上升沿和下降沿。對于每個檢測到的邊沿，可以產(chǎn)生并輸出單脈沖信號，其中第一檢波器110的輸出可以用作第二檢波器120的輸入信號。第二檢波器120可以檢測在通過第一檢波器110檢測到的上升沿和下降沿中的配置為實際執(zhí)行加計算或減計算的邊沿。第一檢波器的第一輸入、第二輸入和輸出可以輸入至第二檢波器120。當為加時，開關單元130可以輸出配置為執(zhí)行由第二檢波器120判定的加計算或減計算的邊沿作為第一輸出，當為減時，開關單元130可以輸出配置為執(zhí)行由第二檢波器120判定的加計算或減計算的邊沿作為第二輸出。
[0056]圖7a和圖7b是示出根據(jù)如圖9所示的本公開的用于簡化輸入信號的裝置100的第一至第五振蕩單元111、112、113、114、115的每個的內部結構的示意圖。
[0057]參照圖7a和圖7b，在A相的輸入為低并且當B相中產(chǎn)生上升沿時，可以輸出一次(一個沖擊脈沖)輸出Q，并且在B相的輸入為高且當A相的輸入中產(chǎn)生下降沿時，可以輸出一次(一個沖擊脈沖)輸出Q。因此，能夠通過使用本公開的振蕩單元來檢測每個脈沖的上升沿或下降沿。此外，第一至第五振蕩單元的示例性實施例可以為單穩(wěn)態(tài)(單沖擊)多振蕩器。
[0058]圖8a和圖8b是示出根據(jù)本公開的用于簡化輸入信號的裝置100中的開關單元130的2比特開關132的內部結構的示意圖和真值表。
[0059]根據(jù)本公開的2比特開關132以這樣的形式操作:當OE信號為低時，輸入/輸出端口根據(jù)EX信號而以一對一或交叉的方式連接。更確切地，當EX信號為低時2比特開關132以一對一對的方式連接，而當EX信號為高時2比特開關132以交叉的方式連接。
[0060]圖9是示出根據(jù)本公開的示例性實施例的用于簡化輸入信號的裝置100的內部電路的不意圖。
[0061]參照圖9，將以下面的方式詳細描述每個元件。
[0062]第一檢波器110可以通過接收第一輸入和第二輸入來輸出一個單信號。第一檢波器110可以響應于PLC高速計數(shù)器的輸入信號的第一至第六模態(tài)而檢測作為相減或相加參考的參考信號的所有的上升沿和下降沿。對于作為相減或相加參考的參考信號的每個上升沿和每個下降沿，第一檢波器可以輸出單脈沖。
[0063]更確切地，在第一模態(tài)、第二模態(tài)、第四模態(tài)和第五模態(tài)的情況下，響應于第一輸入(A相)的上升沿或下降沿而進行加計數(shù)或減計數(shù)。換句話說，因為第一輸入(A相)的信號為參考信號，所以第一檢波器110的輸出可以為在第一輸入(A相)的每個上升沿或下降沿輸出的單脈沖信號。
[0064]盡管第一檢波器110的具體電路可以根據(jù)所使用的邏輯電路元件而可變地實現(xiàn)，但本公開的第一檢波器110的具體電路已使用四個振蕩單元和邏輯元件門來實現(xiàn)，將以下面的方式詳細描述其操作。
[0065]第一振蕩單元111可以檢測第一輸入(A相)信號的上升沿并在每個邊沿輸出單脈沖，并且第二振蕩單元112可以檢測第一輸入(A相)信號的下降沿并在每個檢測的邊沿輸出單脈沖。第三振蕩單元113可以檢測第二輸入(B相)信號的上升沿并在每個邊沿輸出單脈沖，并且第四振蕩單元114可以檢測第二輸入(B相)信號的下降沿并在每個檢測到的邊沿輸出單脈沖。
[0066]在通過第一至第四振蕩單元111、112、113、114檢測到的上升沿或下降沿信號中任何不是用于在此描述的第一至第六模態(tài)的每個的加或減的參考的信號不可以使用與(AND)門輸出。在作為用于加或減的參考的信號的每個上升沿或下降沿產(chǎn)生的單脈沖信號可以通過AND門輸出，并且通過AND門輸出的單脈沖信號可以通過或(OR)門組合為一個單信號而成為第一檢波器110的輸出。
[0067]利用第一檢波器(110)的第一輸入和第二輸入及輸出作為輸入，第二檢波器120可以輸出已經(jīng)提取了用于實際執(zhí)行加計算或減計算的上升沿或下降沿的脈沖串。更確切地，第二檢波器120能夠響應于PLC高速計數(shù)器的每個工作模態(tài)而在從第一檢波器110輸入的作為加或減的參考的參考信號的所有上升沿或下降沿中提取實際執(zhí)行加計算或減計算的情況。第二檢波器120能夠通過來自第一輸入和第二輸入的表明用于實際實現(xiàn)加或減的條件的狀態(tài)信號信息而僅提取實際執(zhí)行加或減的脈沖。
[0068]現(xiàn)在，將描述根據(jù)本公開的示例性實施例的用于簡化輸入信號的裝置(裝置)中的開關單元130的結構。
[0069]裝置的開關單元130可以包括開關控制器131和2比特開關132。
[0070]開關控制器131能夠響應于每個模態(tài)僅從第一輸入和第二輸入提取狀態(tài)信號。開關控制器131可以由D觸發(fā)器、兩個AND元件和一個OR元件形成，但可以通過其他除此之外的各種元件來實現(xiàn)。
[0071]當利用開關控制器131的信號和第二檢波器120的輸出來執(zhí)行加計算時，2比特開關132可以將脈沖信號輸出到第一輸出，而當執(zhí)行減計算時，2比特開關132可以將脈沖信號輸出到第二輸出。也即，通過利用開關控制器(131)處的表明加狀態(tài)或減狀態(tài)的狀態(tài)信號作為控制信號而將脈沖信號劃分為加計算脈沖和減脈沖信號，2比特開關132可以響應于由第二檢波器120輸出的加計算或減計算而輸出脈沖信號。MPU 30的通用輸出端口可以用于根據(jù)本公開的示例性實施例的簡化輸入信號的裝置的邏輯電路的控制。
[0072]圖10是示出根據(jù)本公開的示例性實施例的用于簡化輸入信號的裝置100中的用于邏輯電路控制的MPU 30的每個輸入模態(tài)的通用輸出端口值的示意圖。
[0073]圖10的通用輸出端口值工作于圖8的設計電路并且可以通過電路改變而變成合適的邏輯值。也就是，當改變了作為本公開的基本元件的第一檢波器、第二檢波器和開關單元的內部電路時，圖10的通用輸出端口值優(yōu)選地適當改變。
[0074]圖11至圖16是示出在第一至第六模態(tài)下第一檢波器110、第二檢波器120、開關控制器131和2比特開關132的輸出的波形的示意圖。
[0075]參照